助教好:

我是這個學期有修 CAD 的電機 4A 徐松廷同學(110501521)，很感謝助教提前公布 PA3，讓我們有更充裕的時間準備!以下是目前我和同學討論過後，對於 PA3 的問題

1. Q1: 關於 step 1 的部分，題目表達只要計算 Gate 的電容即可，且設定 primary output 的 Load 電容為 0.03pF，想要詢問助教，primary output 以外的 Load 電容是透過查表的方式得到嗎?

2. Q2: 關於 step 1 的部分，題目說: The output loading of each cell would be the summation of the input capacitance of all the fanout cells.目前我們的理解如下圖，U13 的 load capacitance (也就是紅框框起來的部分)就是 U10 的 input capacitance + U12 的 input capacitance 嗎?且 U10 的 input capacitance 和 U12 的 input capacitance 必須透過查表得知，不知道我們的理解是否正確呢?



3. Q3: 關於 step 2 的部分，題目說 Input transition time is defined by the input that arrives latest if the instance has multiple inputs.，**目前我們的理解是 Input transition time 要用訊號到達的時間推算，所以<u>會和前面的 gate 的 delay 有關</u>，且 Input transition time 會用以查表得到精確的 gate delay，不知道我們的理解是否正確呢?**

Total Output Load (fF)

Input Transition (ns)	0.2	0.3	0.4	0.5
0	3	4.5	6	7
0.1	5	8	10.7	13

Cell Delay (ps)

4. Q4: step 2 的部分，題目說 Propagation delay and output transition time of the instance is then defined by the worst case output, i.e., you need to calculate both output situations (output = 0 & 1), the one that

has larger cell propagation delay will be the worst-case output.，我們的理解是 PA3 希望找尋 gate 的 Propagation delay 和 output transition time 時，比較 rise time 與 fall time，並選出時間較大的作為 Propagation delay 和 output transition time，不知道我們的理解是否正確呢?

5. Q5: step 2 的部分，題目希望我們找出 Propagation delay and output transition time，**但依照 document 上的 delay model 格式，只會給出 cell delay，不知道這樣是足夠推算出 Propagation delay 和 output transition time 的嗎?**依照課堂定義 Propagation delay 是 input 訊號 變化到 Output 訊號變化的延遲時間(50%-50%)，output transition time 則是 rise time 或和 fall time(選大的)

Total Output Load (fF)

Input Transition (ns)

	0.2	0.3	0.4	0.5
0	3	4.5	6	7
0.1	5	8	10.7	13

Cell Delay (ps)

6. Q6:關於 step 3，題目說 According to the delay information, compare the worst-case delay of all outputs. The largest one is the longest delay, and the smallest one is the shortest delay. **意思是希望我們用 step 2 所計算出的每個 gate 的 worst-case delay 直接推算** longest delay path 和 shortest delay path 嗎?

```
Longest delay = 0.158793, the path is: N6 -> n10 -> n12 -> N22
Shortest delay = 0.143645, the path is: N6 -> n10 -> n8 -> N23
```

•

7. Q7:想詢問 Simplified delay models (test_lib.lib) 的格式不知道是否會在下周公布呢?