

实验一报告

Huaji-tye

2026 年 6 月 28 日


1 3 输入多数表决器

1.1 整体方案设计

这就只有一个模块，共三个输入 X,Y,Z ，一个输出 F ，满足

$$F = XY + YZ + ZX$$

1.2 实验电路图



3输入多数表决器电路




图 1: 电路图

1.3 真值表验证

X	Y	Z	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

2 CMOS 两输入或门

2.1 整体方案设计

使用 CMOS 或非门和 CMOS 非门串行以实现 CMOS 或门.

2.2 实验电路图




图 2: 电路图

2.3 真值表验证

X	Y	Z
0	0	0
0	1	1
1	0	1
1	1	1

3 利用基本逻辑门和 CMOS 实现多路选择器

3.1 整体方案设计

共三个输入， D_0, D_1 和一个选择信号 S ，输出为 Y 。

$$Y = \bar{S}D_0 + SD_1$$

3.2 实验电路图




图 3: 电路图

3.3 真值表验证

$D0$	$D1$	S	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

4 利用晶体管和传输门实现多路选择器

4.1 整体方案设计

本二选一多路选择器采用 $D0, D1$ 作为输入, S 作为选择信号. 输出为 Y .

4.2 实验电路图

4.3 真值表验证

$D0$	$D1$	S	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1




图 4: 电路图

5 子电路级联实验

5.1 整体方案设计

使用 3 个二路选择器级联实现一个 4 路选择器. 输入为 D_0, D_1, D_2, D_3 和选择信号 S_0, S_1 , 输出为 Y . 先实现一个二路选择器作为子模块, 输入为 D_0, D_1 和选择信号 S_0 , 输出为 Y_0 . 然后利用二路选择器实现这个四路选择器.

5.2 实验电路图




图 5: 电路图

6 思考题

6.1 根据 2 选 1 多路选择器的与-或电路, 替换成与非-与非电路, 并分析两种电路的特性

二选一多路选择器的与非-与非电路如下图所示:




图 6: 与非-与非电路

采用与非-与非门可以减少使用的晶体管数量, 降低延迟和功耗. 与-或电路和与非-与非电路框架相似, 但是逻辑上更加简洁.

6.2 实现 4 位二进制数转换成格雷码的转换电路

格雷码是一种特殊的二进制编码方式, 具有相邻码之间只有一位不同的特点. 以二进制为 0 值的格雷码为第零项, 第一项改变最右边的位元, 第二项改变右起第一个为 1 的位元的左边位元, 第三、四项方法同第一、二项, 如此反复, 即可排列出 n 个位元的格雷码. 可以知道, 第 n 位格雷码等于第 n 位二进制数异或第 n 位二进制数右移一位的结果, 即

$$G_n = I_n \oplus (I_n \gg 1) = I_n \oplus I_{n+1}$$

采用 I_0, I_1, I_2, I_3 表示 4 位二进制数, G_0, G_1, G_2, G_3 表示对应的格雷码. 4 位二进制数转换成格雷码的转换电路如下图所示:




图 7: 4 位二进制数转换成格雷码的转换电路

6.3 实现 4 位二进制数的奇偶校验位生成电路

奇偶校验位是指使得加入校验位后，整个二进制数中 1 的个数为偶数（偶校验）或奇数（奇校验）。4 位二进制数 I_0, I_1, I_2, I_3 的偶校验位 P_{even} 和奇校验位 P_{odd} 可以通过以下公式计算：

$$P_{even} = I_0 \oplus I_1 \oplus I_2 \oplus I_3$$

$$P_{odd} = \overline{P_{even}}$$

4 位二进制数的奇偶校验位生成电路如下图所示：




图 8: 4 位二进制数的奇偶校验位生成电路