2021～2022学年秋季学期

**A3705060050《计算机系统》必修课**

课设实验报告

——32周期移位乘法器



班级：人工智能1901

组长： 于之晟


组员： 黄元通

报告日期：2021.12.19

### 1、实现思路

要将原本一周期实现的乘法转换为32周期的乘法，实际上是将32位的乘法等价替代为32次32位加法。因为在竖式乘法算式中，乘数分别与被乘数的每一位相乘，得到的结果一次前移一位后进行加法从而得到乘法结果。

如下图两位乘法所示：



### 2、具体实现

mul.v:

**(1)端口**

|  |  |  |  |
| --- | --- | --- | --- |
| 名称 | 输入/输出 | 宽度 | 作用 |
| rst | input wire | 1 | 复位 |
| clk | input wire | 1 | 时钟 |
| signed\_mul\_i | input wire | 1 | 是否为有符号乘法运算，1位有符号 |
| opdata1\_i | input wire | 32 | 乘数 |
| opdata2\_i | input wire | 32 | 被乘数 |
| start\_i | input wire | 1 | 是否开始乘法运算 |
| annul\_i | input wire | 1 | 是否取消乘法运算，1位取消 |
| result\_o | output reg | 64 | 乘法运算结果 |
| ready\_o | output reg | 1 | 乘法运算是否结束 |

**(2)信号**

|  |  |  |  |
| --- | --- | --- | --- |
| 名称 | 类型 | 宽度 | 作用 |
| cnt | reg | 5 | 记录乘加法进行了几轮 |
| multdend | reg | 64 | 中间计算结果 |
| state | reg | 1 | 乘法器处于的状态 |
| temp\_op1 | reg | 32 | 乘数绝对值 |
| temp\_op2 | reg | 32 | 被乘数绝对值 |
| mul\_add | wire | 64 | 中间乘数分解得到的加法数 |
| mul\_y | reg | 32 | 乘数，运算时每次右移一位 |
| mul\_x | reg | 64 | 加载被乘数，运算时每次左移一位 |

其中mul\_add = mul\_y[0] ? mul\_x : {`ZeroWord, `ZeroWord} ;

**(3)乘法器状态：**

1. 空闲状态(信息初始化)：

if (rst) begin

state <= `MulFree;

result\_o <= {`ZeroWord,`ZeroWord};

ready\_o <= `MulResultNotReady;

1. 乘法有零参与：

对于有零参与的乘法，计算结果直接赋值为零

状态判断：

if(opdata2\_i == `ZeroWord||opdata1\_i== `ZeroWord) begin//如果乘法中有数是0

state <= `MulByZero;

状态赋值：

multdend <= {`ZeroWord, `ZeroWord};

state <= `MulEnd;

3 . 乘法正常计算：

由于存在有符号运算，所以需要先将运算数进行取绝对值操作：

if(signed\_mul\_i == 1'b1 && opdata1\_i[31] == 1'b1) begin //被乘数为负数

temp\_op1 = ~opdata1\_i + 1;

end else begin

temp\_op1 = opdata1\_i;

end

if (signed\_mul\_i == 1'b1 && opdata2\_i[31] == 1'b1 ) begin//乘数为负数

temp\_op2 = ~opdata2\_i + 1;

end else begin

temp\_op2 = opdata2\_i;

end

multdend <= {`ZeroWord, `ZeroWord};

mul\_x <= {`ZeroWord, temp\_op1};

mul\_y <= temp\_op2;

将乘法运算转换为加法运算，乘数运算时右移一位，被乘数运算时左移一位；中间计算结果需要增添加法数：

mul\_x <= {mul\_x[62:0],1'b0}; //被乘数x每次左移一位

mul\_y <= {1'b0,mul\_y[31:1]}; //相当于乘数y右移一位

multdend <= multdend + mul\_add;//中间结果加上加法数

cnt <= cnt +1; //乘加法运算次数

特殊：乘法计算过程中需要判断是否是有符号乘法且乘数和被乘数中有负数，需要对运算结果进行取补码；

if ((signed\_mul\_i == 1'b1) && ((opdata1\_i[31] ^ opdata2\_i[31]) == 1'b1)) begin

//乘法中有负数

multdend <= (~multdend + 1);

1. 乘法结束：

当cnt= 6'b100000 (即32)时，乘法转换为的32次加法结束，取出计算结果并输出

result\_o <= multdend;

ready\_o <= `MulResultReady;

if (start\_i == `MulStop) begin

state <= `MulFree;

ready\_o <= `MulResultNotReady;

result\_o <= {`ZeroWord, `ZeroWord};

end

**(4)EX段调用：**

乘法指令为有符号乘法mult和无符号乘法multu;

mult:

当乘法运算完成时：(mul\_ready\_i == `MulResultReady)

mul\_opdata1\_o = rf\_rdata1;

mul\_opdata2\_o = rf\_rdata2;

mul\_start\_o = `MulStop;

signed\_mul\_o = 1'b1; //有符号乘法

stallreq\_for\_mul = `NoStop; //流水线停止暂停

当乘法运算未完成时：(mul\_ready\_i == `MulResultNotReady)

mul\_opdata1\_o = rf\_rdata1;

mul\_opdata2\_o = rf\_rdata2;

mul\_start\_o = `MulStart;

signed\_mul\_o = 1'b1; //有符号乘法

stallreq\_for\_mul = `Stop; //流水线暂停

multu:

当乘法运算完成时：(mul\_ready\_i == `MulResultReady)

mul\_opdata1\_o = rf\_rdata1;

mul\_opdata2\_o = rf\_rdata2;

mul\_start\_o = `MulStop;

signed\_mul\_o = 1'b0; //无符号乘法

stallreq\_for\_mul = `NoStop; //流水线停止暂停

当乘法运算未完成时：(mul\_ready\_i == `MulResultNotReady)

mul\_opdata1\_o = rf\_rdata1;

mul\_opdata2\_o = rf\_rdata2;

mul\_start\_o = `MulStart;

signed\_mul\_o = 1'b0; //无符号乘法

stallreq\_for\_mul = `Stop; //流水线暂停

其他情况：

mul\_opdata1\_o = `ZeroWord;

mul\_opdata2\_o = `ZeroWord;

mul\_start\_o = `MulStop;

signed\_mul\_o = 1'b0/1'b1;

stallreq\_for\_mul = `NoStop;

### 3、参考资料

https://blog.csdn.net/weixin\_43074474/article/details/90473709