# UNIDADE LÓGICA ARITMÉTICA EM VHDL

## Mathaus C. Huber, Eduardo Marques

<sup>1</sup>Universidade Federal de Pelotas (UFPEL) – Discentes do Curso Superior de Ciência da Computação R. Gomes Carneiro, 1 - Centro – 96075-630 – Pelotas – RS – Brazil

mchuber@inf.ufpel.edu.br, edsmarques@inf.ufpel.edu.br

**Abstract.** This article describes the first work of the digital techniques discipline, given to the second semester of the Computer Science course at the Federal University of Pelotas, which refers to the creation of an architectural project, vhdl description, and prototyping of a logical unit. arithmetic, having as its final objective the implementation of some functions, they are: addition, subtraction, multiplication, division, or, and, not a, not b.

Resumo. Este artigo descreve o primeiro trabalho da disciplina de técnicas digitais, conferida ao segundo semestre do curso de Ciência da Computação, da Universidade Federal de Pelotas, no qual se refere a criação de um projeto arquitetural, descrição em vhdl, e prototipação de uma unidade lógica aritmética, tendo como objetivo final a implementação de algumas funções, são elas: adição, subtração, multiplicação, divisão, or, and, not a, not b.

## 1. Informação Geral

Neste trabalho foi utilizado uma FPGA (que consiste em um arranjo de células lógicas ou blocos lógicos configuráveis contidos em um único circuito integrado), a linguagem de descrição de hardware (VHDL) para implementar tais funções, além do software Quartus II da Altera.

#### 1.1. Funcionamento da ULA

Muitas das ações dos computadores são executadas pela ULA. Esta recebe dados dos registradores, que são processados e os resultados da operação são armazenados nos registradores de saída. Outros mecanismos movem os dados entre esses registradores e a memória. Uma unidade de controle controla a ULA, através de circuitos que dizem que operações a ULA deve realizar.

Em muitos projetos a ULA também leva ou gera as entradas ou saídas de um conjunto de códigos de condições ou de um registrador de estado. Esses códigos são usados para indicar casos como vai-um (empresta-um), excesso (overflow), divisão-por-zero etc.

## 2. Implentação

Para a realização da unidade lógica aritmética, foi necessária a separação de cada função em pequenos arquivos vhdl, de modo a facilitar a visualização do código e também tornar mais simples o momento de encontrar erros ou falhas de projeto.

## 3. Somador

O somador de 4 bits é praticamente baseado em um projeto de uma das nossas aulas práticas de técnicas digitais, onde foram implementados três arquivos vhdl, um meio somador, outro somador completo, e por fim o somador4bits utilizado como "top level"que ligava todos os outros a partir de "port maps", assim como pode se observar na figura 1.

```
USE IEEE.std_logic_1164.all;
      ENTITY somador IS
       PORT(
| a, b: in std_logic_vector(3 downto 0);
         e, p: in std_logic_vector(3 downto 0);
cs: out std_logic_vector(3 downto 0);
c4: out std_logic;
Flag_Zero : out STD_LOGIC;
Flag_Sinal : out STD_LOGIC;
Flag_Overflow : out STD_LOGIC;
10
           Flag_Overflow : out STD_LOGIC
12
14
       marchitecture hardware of somador is
16
17
         SIGNAL c: std_logic_vector(2 downto 0);
18
19
       COMPONENT meio_somador
        a, b: in std_logic;
s, c_out: out
21
           s, c_out: out std_logic
23
24
25
26
       COMPONENT somador completo
28
29
            a, b, c_in: in std_logic;
            s, c_out: out std_logic
30
         = );
END COMPONENT;
31
         signal prop: std_logic_vector(2 downto 0);
signal valor : std_logic_vector(3 downto 0);
signal c3 : std_logic;
signal c2 : std_logic;
33
34
35
36
37
38
40
41
              port map(a => a(0), b => b(0), s => s(0), c_out => c(0));
42
43
              port map(a => a(1), b => b(1), c in => c(0), s => s(1), c out => c(1));
44
45
           soma2: somador_completo
port map(a => a(2), b => b(2), c_in => c(1), s => s(2), c_out => c(2));
47
48
            soma4: somador_completo
49
              port map(a => a(3), b => b(3), c_in => c(2), s => s(3), c_out => c4);
50
               Flag_Zero <= not(valor(0) or valor(1) or valor(2) or valor(3));
52
               Flag Sinal <= valor(3);
               Flag_Overflow <= c3 xor c2;
       end hardware;
```

Figura 1. somador vhdl

## 4. Subtrator

O projeto consiste em desenvolver o módulo subtrator, que dado dois vetores de 4 bits x1 e y1 (respectivamente), retorna x1 - y1, e a suas respectivas flags, do tipo sinal, zero e overflow. O arquivo vhdl principal, ainda é composto por mais um arquivo vhdl, através de um component, esse sendo uma parte de seu subtrator, denominado "FullSub", assim como pode se observar na figura 2.

```
library ieee;
        use ieee.std_logic_ll64.all;
 3
      Hentity subtrator is
 4
       port
     □(
 5
       x1: in std_logic_vector(3 downto 0);
y1: in std_logic_vector(3 downto 0);
 6
        S: out std_logic_vector(3 downto 0);
cout: out std_logic;
 8
 9
        Flag_Zero : out STD_LOGIC;
Flag_Overflow : out STD_LOGIC;
10
11
        Flag_Sinal : out STD_LOGIC
12
13
        -);
       end subtrator;
14
15
16

    architecture subtrator_completo of subtrator is
      □component FullSub is
17
18
      ☐ Port( x: in std_logic;
19
                y: in std_logic;
20
                bin: in std_logic;
21
                bout: out std_logic;
22
                dif: out std_logic
23
               ):
       end component;
24
25
        Signal C: std_logic_vector (3 downto 1);
26
        Signal cin: std_logic;
        SIGNAL ynvertido: STD_LOGIC_VECTOR (3 downto 0);
27
28
        SIGNAL resultado: std logic vector (3 downto 0);
29
        SIGNAL Flag_Zero_somador: std_logic;
30
        SIGNAL Flag_Sinal_somador: std_logic;
31
        SIGNAL Flag_Overflow_somador: std_logic;
32
        signal armazena borrow : std logic;
33
        signal borrow : std logic;
34
35
        begin
36
37
        FS0: FullSub port map (x \Rightarrow xl(0), y \Rightarrow yl(0), Bin \Rightarrow cin, Bout \Rightarrow C(1), Dif \Rightarrow S(0));
        FS1: FullSub port map (x \Rightarrow x1(1), y \Rightarrow y1(1), Bin \Rightarrow C(1), Bout \Rightarrow C(2), Dif \Rightarrow S(1)); FS2: FullSub port map (x \Rightarrow x1(2), y \Rightarrow y1(2), Bin \Rightarrow C(2), Bout \Rightarrow C(3), Dif \Rightarrow S(2));
38
39
40
        FS3: FullSub port map (x \Rightarrow xl(3), y \Rightarrow yl(3), Bin \Rightarrow C(3), Bout \Rightarrow cout, Dif \Rightarrow S(3));
41
42
            Flag Zero <= not(resultado(0) or resultado(1) or resultado(2) or resultado(3));
            Flag_Overflow <= Flag_Overflow_somador;</pre>
43
44
            armazena_borrow <= not borrow;
45
           Flag Sinal <= resultado(3);
       end subtrator completo;
```

Figura 2. subtrator vhdl

## 5. And

O projeto consiste em desenvolver o módulo and, que dado dois vetores de 4 bits A e B, retorne A and B, e a suas respectivas flags, do tipo sinal, zero. Assim como pode se observar na figura 3.

#### 6. Or

O projeto consiste em desenvolver o módulo or, que dado dois vetores de 4 bits A e b, retorne A or B, e a suas respectivas flags, do tipo sinal, zero. Assim como pode se observar na figura 4.

## 7. Inversor A

O projeto consiste em desenvolver o módulo inversor A, que dado um vetor de 4 bits A, retorne not(A), e a suas respectivas flags, do tipo sinal, zero. Assim como pode se observar na figura 5.

```
library ieee;
 2
     use ieee.std logic 1164.all;
 4
   ⊟entity a and b is
 5
         Port (x: in STD LOGIC VECTOR (3 downto 0);
                 y : in STD LOGIC VECTOR (3 downto 0);
 6
 7
                 saida : out STD LOGIC VECTOR (3 downto 0);
 8
                 Flag Zero : out STD LOGIC;
 9
                 Flag Sinal : out STD LOGIC);
10
     end a_and_b;
11
12
    ⊟architecture Behavioral of a and b is
    Lsignal valor : std logic vector (3 downto 0);
13
14
   ⊟begin
15
       Gen 1: For I IN 3 downto 0 generate
                saida(I) \le x(I) and y(I);
16
17
        end generate;
        Flag_Zero <= not(valor(0) or valor(1) or valor(2) or valor(3));</pre>
18
19
        Flag Sinal <= valor(3);</pre>
20
    end Behavioral;
```

Figura 3. aandb vhdl

```
library ieee;
 2
     use ieee.std logic 1164.all;
 3
    ⊟entity a or b is
         Port (x: in STD LOGIC VECTOR (3 downto 0);
 5
    y : in STD LOGIC VECTOR (3 downto 0);
 6
                 saida : out STD LOGIC VECTOR (3 downto 0);
 7
 8
                 Flag Zero : out STD LOGIC;
 9
                 Flag Sinal : out STD LOGIC);
10
     end a or b;
11
    ⊟architecture Behavioral of a or b is
12
13
    Lsignal valor : std_logic_vector(3 downto 0);
14
15
    ⊟begin
16
        Gen 1: For I IN 3 downto 0 generate
    17
               saida(I) \ll x(I) \text{ or } y(I);
18
        end generate;
19
20
        Flag Zero <= not(valor(0) or valor(1) or valor(2) or valor(3));
21
        Flag Sinal <= valor(3);</pre>
22
     end Behavioral;
```

Figura 4. aorb vhdl

## 8. Inversor B

O projeto consiste em desenvolver o módulo inversor A, que dado um vetor de 4 bits B, retorne not(B), e a suas respectivas flags, do tipo sinal, zero. Assim como pode se observar na figura 6.

```
library ieee;
 2
     use ieee.std logic 1164.all;
 4
   ⊟entity a not is
 5
         Port (x: in STD LOGIC VECTOR (3 downto 0);
 6
                saida : out STD LOGIC VECTOR (3 downto 0);
 7
                Flag Zero : out STD LOGIC;
 8
                Flag Sinal : out STD LOGIC);
 9
     end a not;
10
11
    ⊟architecture Behavioral of a not is
    SIGNAL valor : STD LOGIC VECTOR(3 downto 0);
12
13
    ⊟begin
       Gen 1: For I IN 3 downto 0 generate
14
    15
               saida(I) \le not x(I);
16
        end generate;
        Flag Zero <= not (valor(0) or valor(1) or valor(2) or valor(3));
17
18
        Flag Sinal <= valor(3);</pre>
19
20
     end Behavioral;
```

Figura 5. nota vhdl

```
1
     library ieee;
 2
     use ieee.std logic 1164.all;
 3
   ⊟entity b not is
 5
   Port (x: in STD LOGIC VECTOR (3 downto 0);
                saida : out STD LOGIC VECTOR (3 downto 0);
 6
 7
                Flag Zero : out STD LOGIC;
 8
                Flag Sinal : out STD LOGIC);
9
     end b not;
10
    ⊟architecture Behavioral of b not is
11
    SIGNAL valor : STD LOGIC VECTOR(3 downto 0);
12
13
    ⊟begin
        Gen 1: For I IN 3 downto 0 generate
14
    15
               saida(I) \le not x(I);
16
        end generate;
        Flag Zero <= not (valor(0) or valor(1) or valor(2) or valor(3));
17
18
        Flag Sinal <= valor(3);</pre>
19
20
     end Behavioral;
```

Figura 6. notb vhdl

## 9. Multiplicador

O projeto consiste em desenvolver o módulo multiplicador, que dado um vetor de 4 bits A, retorne a multiplicação por 2 e por 4, e a suas respectivas flags, do tipo sinal, zero e overflow. Assim como pode se observar na figura 7.

```
library ieee;
           use ieee.std logic 1164.all:
        entity multiplicador is
                 Port ( a: in STD_LOGIC_VECTOR (3 downto 0);
                          a: in SID_DOSIC_VECTOR (3 downto 0);

Operacao: in BIT;
5: out STD_LOGIC_VECTOR (3 downto 0);

Flag_Zero: out STD_LOGIC;

Flag_Sinal: out STD_LOGIC;
                           Flag_Overflow : out STD_LOGIC
11
12
         end multiplicador;
13
14
        marchitecture Behavioral of multiplicador is
        COMPONENT multi_por_2 is

Port ( a : in STD_LOGIC_VECTOR (3 downto 0);
16
                           desloca : in BIT;

s : out STD_LOGIC_VECTOR (3 downto 0);

Flag_Zero : out STD_LOGIC;
18
19
                           Flag Overflow: out STD LOGIC;
Flag Sinal : out STD LOGIC
20
21
22
         end COMPONENT multi_por_2;
23
25
        COMPONENT multi_por_4 is

Port (a: in STD_LOGIC_VECTOR (2 downto 0);
26
27
28
                          desloca : in BIT;
s : out STD_LOGIC_VECTOR (3 downto 0);
                           Flag_Zero : out STD_LOGIC;
Flag_Overflow: out STD_LOGIC;
29
30
                           Flag_Sinal : out STD_LOGIC
22
33
34
35
           signal dsl: BIT;
           signal flag_over_mult, flag_sin_mult, flag_sero_mult: std_LOGIC;
36
           signal multiplica_two, multiplica_four: std_LOGIC_VECTOR(3 downto 0);
37
        T0: multi por 2 port map(a, dsl, multiplica_two, flag_over_mult, flag_sin_mult, flag_sero_mult);
T1: multi por 4 port map(a, dsl, multiplica_four,flag_over_mult, flag_sin_mult, flag_sero_mult);

process(Operacao, multiplica_two, multiplica_four)
39
40
41
42
              case Operacao is
              when '0' =>
s <= multiplica two;
43
44
46
              s <= multiplica four;</pre>
               end case;
             end process;
48
       end Behavioral;
```

Figura 7. multiplicador vhdl

## 10. Divisor

O projeto consiste em desenvolver o módulo divisor, que dado um vetor de 4 bits A, retorne a divisão por 2 e por 4, e a suas respectivas flags, do tipo sinal, zero e overflow. Assim como pode se observar na figura 8:

## 11. Ula

O arquivo alu.vhd, abrange a Unidade Lógica Aritmética, onde a mesma não é o arquivo principal, não sendo setado como top level, porém é sem dúvida a parte mais importante do projeto, nele optamos por não usar um arquivo mux8x1 e optamos por um case principal, que utiliza with select, fazendo a chamada das operações. Foi utilizado alguns sinais, para ligarem os port maps nas saídas de cada arquivo.vhd respectivo, a operação de seleção funciona da forma como a figura 9:

## 11.1. Circuito Projeto

O circuito é composto por um arquivo top level, nomeado Seg7Ula, onde conecta as saidas dos dois displays de sete segmentos, onde as entradas A e B e as operações entram na ula, saem com os resultados e as respectivas flags, passam pelo arquivo Seg7Ula que posteriormente os envia para suas saídas. Assim como pode se observar na figura 10.

```
library ieee;
           use ieee.std_logic_1164.all;
       entity divisor is
Port ( a: in STD_LOGIC_VECTOR (2 downto 0);
                         a: in SID_LOGIC_VECTOR (3 downto 0);

Operacao: in BIT;

s: out STD_LOGIC_VECTOR (3 downto 0);

Flag_Zero : out STD_LOGIC;

Flag_Sinal : out STD_LOGIC;
10
                         Flag_Overflow : out STD_LOGIC
11
12
        end divisor;
13
14
       El architecture Behavioral of divisor is
       ☐ COMPONENT divi_por_2 is
             Port ( a : in STD_LOGIC_VECTOR (3 downto 0);
16
                         desloca: in BIT;

s: out STD_LOGIC_VECTOR (3 downto 0);

Flag_Zero: out STD_LOGIC;
18
19
                         Flag Overflow: out STD LOGIC;
Flag Sinal : out STD LOGIC
20
21
22
        );
end COMPONENT divi_por_2;
23
25
       COMPONENT divi_por_4 is
               Port ( a : in STD_LOGIC_VECTOR (3 downto 0);
26
                         desloca : in BIT;
s : out STD_LOGIC_VECTOR (3 downto 0);
Flag_Zero : out STD_LOGIC;
27
28
29
                         Flag_Overflow: out STD_LOGIC;
30
                          Flag_Sinal : out STD_LOGIC
31
22
         );
-end COMPONENT divi_por_4;
33
34
35
          signal dsl: BIT;
          signal divide four, divide two: std LOGIC VECTOR(3 downto 0):
36
          signal flag_over_divi, flag_sin_divi, flag_sero_divi: std_LOGIC;
27
       T0: divi_por_2 port map(a, dsl, divide_two, flag_over_divi, flag_sin_divi, flag_sero_divi);
T1: divi_por_4 port map(a, dsl, divide_four,flag_over_divi, flag_sin_divi, flag_sero_divi);
process(Operacao, divide_two, divide_four)
39
40
41
              case Operacao is
42
            when '0' =>
s <= divide_two;</pre>
43
44
             s <= divide_four;
46
             end case;
       end process;
48
      end Behavioral;
```

Figura 8. divisor vhdl

## 11.2. Circuito Ula

O circuito da ula é composto por oito operações, que são feitas após a entrada A e B de 4 bits serem feitas através dos switches da placa, onde os switches de A vão de SW[0] até SW[3], e os de vão de SW[14] até SW[17], da forma que é explicada no manual da ula, criado para auxiliar no manejo das operações e devidas funções da placa, onde as saídas são ligas por alguns sinais que passam para os dois displays de sete segmentos via port maps, e retorna os sinais dos leds R[6] ao R[8]. Assim como pode se observar na figura 11.

```
process (Operacao, Not_A, Not_b, A_mais_B, A_veses, A_menos_B, AandB, A_divi, AorB)
109
110
                                    case Operacao is
                                           when "000" =>
    Z <= A mais_B;
    Flag_Zero <= Flag_Zero_somador;
    Flag_Sinal <= Flag_Sinal_somador;
    Flag_Overflow <= Flag_Overflow_somador;</pre>
 111
112
114
115
                                            when "001" =>
Z <= A_menos_B;
116
117
118
119
                                                   Flag Zero <= Flag Zero_subtrator;
Flag Sinal <= Flag_Sinal_subtrator;
Flag_Overflow <= Flag_Borrow_subtrator;
 120
                                            when "010" =>
Z <= Not_A;
121
122
                                          Z <= Not_A;
Flag Zero <= Flag Zero_inversora;
Flag Sinal <= Flag_Sinal_inversora;
Flag Overflow <= '0';
when "011" =>
Z <= Not_B;
Flag Zero <= Flag Zero_inversorb;
Flag Sinal <= Flag Sinal_inversorb;
Flag Overflow <= '0';
when "100" =>
Z <= AorB;
Flag Zero <= Flag Zero_or;
Flag Sinal <= Flag Sinal_or;
Flag Overflow <= '0';</pre>
122
124
125
126
 127
128
129
120
131
132
133
 134
                                            Flag_Overflow <= '0';
when "101" =>
Z <= AandB;
Flag_Zero <= Flag_Zero_and;
135
136
137
138
                                           Flag_Zero <= Flag_Zero_ano;
Flag_Sinal <= Flag_Sinal_and;
Flag_Overflow <= '0';
when "ll0" =>
Z <= A_divi;
Flag_Zero <= Flag_Zero_divisor;</pre>
139
140
 141
142
143
                                            Flag_Zero <= Flag_Zero_divisor;
Flag_Sinal <= Flag_Sinal_divisor;
Flag_Overflow <= Flag_Overflow_divisor;
when "ll1" =>
Z <= A_veses;</pre>
144
145
146
147
                                                   2 <- A_venes,
Flag_Zero <= Flag_Zero_somador;
Flag_Sinal <= Flag_Sinal_multiplicador;
Flag_Overflow <= Flag_Overflow_multiplicador;
148
149
150
151
152
                             end process;
152
154
                      end Behavioral:
```

Figura 9. Operações




Figura 10. Circuito




Figura 11. Circuito Ula