
Model platformy Model wykonania CUDA C Kompilacja Cc

#### Platforma sprzętowa




https://devblogs.nvidia.com/nvidia-turing-architecture-in-depth

#### Model platformy sprzętowej

- Platforma sprzętowa CUDA składa się z gospodarza (host) i jednego lub więcej poddanych mu urządzeń (device).
- Gospodarzem jest procesor CPU wyposażony w pamięć.
- Urządzeniem jest procesor GPU wyposażony w pamięć.

Wykład 2. Wstęp do technologii CUDA Model platformy Model wykonania CUDA C Kompilacja C<sub>C</sub>

#### Model platformy sprzętowej



# Model platformy sprzętowej a hierarchia urządzenia


Procesor urządzenia (GPU) jest zbudowany hierarchicznie z wieloprocesorów strumieniowych (SM/SMX/SMM/SM – streaming multiprocessor). Wersja wieloprocesora decyduje o możliwościach obliczeniowych ( $C_c$  – compute capability).

- Wieloprocesor zawiera pamięć (współdzieloną i cache L1) oraz 1/2/4 bloki przetwarzania (PB – procesing block).
  - Blok przetwarzania składa się z kilku grup podukładów:
    - procesorów skalarnych (SP scalar processor), czyli jednostek ALU FP32/INT32, zwanych rdzeniami CUDA\* (obecnie jednostki ALU INT32 tworzą oddzielne rdzenie),
    - jednostek funkcji specjalnych (SFU special function unit),
    - jednostek podwójnej precyzji (DPU double precision unit).
    - rdzeni "tensorowych" (TC tensor core),
    - jednostek transferu danych (LD/ST load/store unit),
    - rejestrów i pamięci cache L0.

Każda z tych grup jednostek pracuje równolegie w trybie SIMD (Single Instruction, Multiple Data) [M.J. Flynn, 1966].

<sup>\*</sup>Można też rdzeniami nazywać układy SM albo PB.

#### Hierarchia urządzenia



#### Hierarchia urządzenia – SM dla procesorów GA10x




https://www.nvidia.com/content/PDF/nvidia-ampere-ga-102-gpu-architecture-whitepaper-v2.pdf

- Funkcje procesora gospodarza (nadrzędnego):
  - dostarczanie danych i programów do urządzeń
  - odbieranie wyników pracy od urządzeń
  - zarządzanie urządzeniami i ich synchronizacja
  - ew. wykonywanie sekwencyjnej części algorytmu
- Funkcją urządzenia (koprocesora) jest realizacja równoległej części algorytmu.
  - Równoległość jest masowa i drobnoziarnista.
  - Każde "ziarno" realizowane jest przez oddzielny wątek.
  - Wątki są "lekkie" i powinno ich być bardzo dużo (miliony!).
- Wykonanie programu w ogólnym przypadku składa się z przeplatających się faz sekwencyjnych i równoległych.
- Program urządzeń jest wykonywany asynchronicznie względem gospodarza, zaś przesyłanie danych może być albo synchroniczne, albo asynchroniczne.


# Wykonywanie watków przez gospodarza i urządzenie

- Transfer danych/programu do/z GPU często jest głównym źródłem problemów z wydajnością (PCIe  $4.0 \stackrel{\times 16}{\longrightarrow} 32$  GiB/s).
- Nowsze procesory GPU ( $C_c \ge 3.5$ ) mogą samodzielnie uruchamiać kolejne funkcje jadra (*Dynamic Parallelism*<sup>3.5</sup>).
- Procesorowi GPU trzeba dać dostatecznie dużo pracy.



# Wykonywanie watków przez gospodarza i urządzenie


- W danej fazie każdy watek urządzenia wykonuje te sama funkcje jadra (kernel), parametryzowaną identyfikatorem.
- Zbiór wszystkich watków utworzonych podczas danego uruchomienia (launch) jądra to sieć wątków (grid).
- Koniec pracy sieci wszystkie jej wątki zakończyły się.




### Hierarchia watków (6D!)

Wszystkie watki sieci są wielopoziomowo zorganizowane.

- Sieć składa się z bloków (block) watków ułożonych w 3D<sup>2.0</sup> kostkę o rozmiarach  $B_{G,x} \times B_{G,y} \times B_{G,z}$  bloków, gdzie  $B_{G,x} = \mathtt{gridDim}.x...$  Wszystkie bloki sieci zawierają taką samą liczbę, tak samo zorganizowanych watków.
- Blok składa się z watków (thread) ułożonych w 3D kostkę o rozmiarach  $T_{B,x} \times T_{B,y} \times T_{B,z}$  wątków, gdzie  $T_{B,x} = blockDim.x...$ współpracujących
  - przez synchronizację na barierze (barrier) (od CUDA 9.0 nie tylko w ramach bloku, ale i w mniejszych i w większych<sup>7.0</sup> grupach watków),
  - przez współdzieloną (shared) pamięć lokalna bloku (tylko w ramach bloku).




 Dla każdego wątku w sieci można jednoznacznie określić jego 6 współrzędnych (6D!), które parametryzują funkcję jądra. Indeksowanie jest dwupoziomowe (bloku i wątku).




# Hierarchiczne indeksowanie watków – bloki

 Każdy blok watków w sieci jest jednoznacznie identyfikowany przez swoje współrzędne blockidx.x, blockIdx.y i blockIdx.z (liczone od 0).




 Każdy watek w bloku jest jednoznacznie identyfikowany przez swoje współrzędne threadIdx.x, threadIdx.y i threadIdx. z (liczone od 0).



### Hierarchiczne indeksowanie watków – numeracja

 W ramach całej sieci dla każdego watku można wyznaczyć jego współrzędne (x, y, z) oraz unikalny numer n. Dla przypadku dwuwymiarowego:



# Hierarchiczne indeksowanie watków – sploty

 W ramach bloku procesor tworzy watki, przełącza je i wykonuje w nierozdzielnych grupach zwanych splotami (warp) o rozmiarze  $T_W = \text{warpSize} = 32$  (na rysunku 8).



- W ramach zorganizowanej przez programistę grupy wątków (od CUDA 9.0) każdy wątek ma unikalny identyfikator dostępny przez metodę thread\_rank().
- W ramach bloku każdy wątek ma unikalny identyfikator (TID – thread ID), równy

```
tid = threadIdx.x + blockDim.x *
    (threadIdx.y + blockDim.y * threadIdx.z);
```

- Wątki w ramach splotu mają zawsze kolejne identyfikatory, liczone od 0 i równe tid % warpSize.
- Numer splotu zawierającego dany wątek w ramach bloku wynosi tid / warpSize.

Aplikacja równoległa jest logicznie podzielona na regularna sieć bloków watków. Najpoważniejsze ograniczenie modelu wykonania: brak możliwości bezpośredniej wymiany danych pomiędzy różnymi blokami – konieczne jest użycie operacji atomowych<sup>1.1, 1.2, 2.0,...</sup>. Do CUDA 9.0 nie było też możliwości bezpośredniej synchronizacji watków pomiedzy blokami.

000	(
0000	
0000	
000)	Į.
	,

















LD/ST - load/store unit SP - scalar processor SFU - special function unit DPU - double precision unit TC - \_tensor" core

Każdy blok jest wykonywany przez jeden wieloprocesor, dzięki czemu jego watki mogą ze sobą łatwo i efektywnie współpracować (synchronizacia, pamieć współdzielona). Zarządca GPU (scheduler) przydziela każdemu wieloprocesorowi zero lub więcej bloków do wykonania (zależnie od potrzeb i zasobów).




LD/ST - load/store unit SP - scalar processor SFU - special function unit DPU - double precision unit TC - .tensor" core

Podział aplikacji na bloki pozwala na całkowicie "przezroczystą" dla programisty skalowalność przy użyciu większej liczby i/lub lepszych (o wiekszych zasobach) wieloprocesorów, także w przyszłości. Alokacja zasobów każdego SM jest wykonywana niezależnie, co bardzo ją upraszcza. Do zarządcy GPU wysyłana jest tylko informacja o zajętości.




LD/ST - load/store unit SP - scalar processor SFU - special function unit DPU - double precision unit TC - \_tensor" core


Watki w ramach splotu wykonywane są ściśle synchronicznie, w trybie SIMD. Jednak w innym bloku mogą w tym samym czasie wykonywać inna instrukcje tego samego programu jadra (tryb SPMD - Single Program...). Dla takiego modelu NVIDIA ukuła termin SIMT (... Multiple Threads).




- W każdym cyklu zegara kierowany jest do wykonania jeden z gotowych splotów (tzn. nie czekających na dostęp do pamięci czy wynik operacji).
- W zależności od instrukcji, którą będzie wykonywał wybrany splot, jest on kierowany w trybie SIMD do odpowiedniego podukładu.
- Wszystkie wątki splotu zaczynają działanie od tego samego adresu i mają wspólny stos oraz licznik rozkazów, ale dzięki indywidualnym bitom maski aktywności ich drogi mogą się rozejść (divergence).



- Ścieżki instrukcji warunkowej wykonywane są sekwencyjnie, za każdym razem z "wyłączonymi" nieaktywnymi wątkami.
- Wątki w ramach jednego bloku mogą się synchronizować na barierze f-cją \_\_syncthreads().
- Wspólne sterowanie dla wielu jednostek obliczeniowych oszczędza powierzchnię krzemu i upraszcza koordynację zależności między wątkami (np. wyklucza zakleszczenie).
- Przełączenie splotów jest bardzo szybkie (kontekst w rejestrach).



- Problem: watki rozbieżne traca współbieżność – próba wymiany danych pomiędzy nimi grozi zakleszczeniem.
- Na procesorach <sup>7.0</sup> każdy watek ma własny stos i licznik rozkazów - rozbieżne ścieżki wykonania wykonywane są współbieżnie. Umożliwia to wymianę danych pomiędzy rozbieżnymi ścieżkami i bezpieczeństwo algorytmów odpornych na zagłodzenie.
- Aktywne watki splotu są optymalnie grupowane.
- Ponowna zbieżność nie jest automatycznie wymuszana.



 $C_{\rm C} < 7.0$ 

 $C_C \geqslant 7.0$ 

I loren art

- Aplikacja składa się z kodu gospodarza i kodu urządzeń.
- Pliki o rozszerzeniu .cu, mogą zawierać kod gospodarza i/lub urządzenia. Są one rozróżniane odpowiednimi modyfikatorami deklaracji funkcji:

iviodyfikator	vvykonuje	vvywołuje	Uwagi
host	host	host	domyślnie
global	device	host, device <sup>3.5</sup>	jądro
device	device	device	f-cja pomocnicza
		_	

- Modyfikatory host i device można łączyć.
- Modyfikatory noinline
   2.0 i forceinline wymuszają sposób wbudowywania kodu.
- Prosty projekt można umieścić w jednym pliku .cu.
- Kod gospodarza może być także w plikach .c i .cpp.
- Możliwa oddzielna kompilacja modułów urządzenia.
- Od CUDA 11.1 standardowa biblioteka ISO C++ libcu++.

### Jezyk CUDA C/C++ - kod gospodarza

- Język C++11/14/17/20 z dodanym API i rozszerzeniami
- Można programować na trzech różnych poziomach API:
  - Driver API funkcje cuxxxx ()
    - pracuje tylko z plikami cubin/fatbin/ptx
    - długi program z wieloma niskopoziomowymi szczegółami
    - odpowiedniość niemal 1:1 z API OpenCL
    - opis w postaci odrębnego podręcznika (721 stron!)
  - Runtime API funkcje cudaXxxx ()
    - podejście efektywne, wygodne, dające klarowny kod
    - wynik translacji jest zawsze programem w jezyku C++
    - poziom zalecany (m.in. na laboratorium i projekcie RIM)
  - Thrust wysokopoziomowa biblioteka szablonów C++
    - przeznaczona do szybkiego pisania prototypów aplikacji
      - kolekcja algorytmów równoległych (transformacje, redukcje, kumulacje (*scan*), tasowanie, sortowanie, różne iteratory)
      - najmniejsza kontrola programisty na tym, co program robi
- Wszystkie te trzy poziomy można mieszać ze sobą.
- Windows tylko kompilator Microsoft Visual Studio (c1), Linux – tylko GNU (gcc); możliwe CUDA-on-WSL 2.

#### Jezyk CUDA C/C++ – struktura kodu gospodarza

- Wybór urządzenia CUDA dla kolejnych funkcji API cudaSetDevice(device\_number);
- 2 Alokacja pamięci (*Unified Memory*<sup>6.0</sup> Linux) (*Unified* Memory<sup>3.0</sup>) urzadzenia

```
cudaMalloc(&d_ptr, size); cudaMallocManaged(&d_ptr, size);
malloc(&d_ptr, size);
```

- Kopiowanie danych gospodarza do urządzenia (ukryte<sup>3.0</sup>) cudaMemcpy(d\_ptr,h\_ptr,size,cudaMemcpyHostToDevice);
- **4** Asynchroniczne uruchomienie jądrą (np. macierz  $m \times n$ ) dim3 dimGrid((n+15)/16, (m+15)/16), dimBlock(16,16); kernel\_name<<<dimGrid,dimBlock>>>(parametry); checkCudaErrors(cudaGetLastError());
- Synchronizacja z jadrem (bariera) cudaDeviceSynchronize();
- Kopiowanie wyników pracy z urządzenia do gospodarza<sup>3.0</sup> cudaMemcpy(h\_ptr,d\_ptr,size,cudaMemcpyDeviceToHost);
- 7wolnienie namieci urzadzenia

### Język CUDA C/C++ – kod urządzenia

- Kod urządzenia ograniczony dialekt C++11/14/17/20
  - $+\,$  istnieją zwykłe klasy agregujące dane, dziedziczenie, szablony klas, szablony funkcji, funktory, rekurencja<sup>2.0</sup>,  $\lambda$
  - brak możliwości korzystania z informacji o typach podczas wykonania programu (RTTI), obsługi wyjątków, biblioteki STL, zmiennej liczby parametrów funkcji, współbieżności
- Rozszerzenia nowe słowa kluczowe języka:
  - modyfikatory deklaracji funkcji: \_\_device\_\_, \_\_global\_\_,
     \_\_noinline\_\_<sup>2.0</sup>, \_\_forceinline\_\_
  - modyf. dekl. zmiennych: \_\_device\_\_, \_\_managed\_\_3.0,
     \_\_constant\_\_, \_\_shared\_\_, \_\_restrict\_\_
  - wbudowane typy wektorowe, np. dim3 (domyślnie pola =1)
  - wbudowane zmienne jednakowe (gridDim, blockDim, warpSize) lub różne (blockIdx, threadIdx) dla wątków
- Można korzystać z funkcji ułatwiających uruchamianie:
  - clock() zegar wieloprocesora SM/SMX/SMM/SM
  - \_\_prof\_trigger(counter) 2.0 licznik wieloprocesora
  - assert (predicate) 2.0 asercje, niezmienniki
  - printf(format, ...) 2.0 wydruki kontrolne

#### Jezyk CUDA C/C++ – struktura kodu urządzenia

- Lokalizacja bieżącego watku w sieci (określenie indeksu i) int i = blockIdx.x\*blockDim.x + threadIdx.x;
- Sprawdzenie, czy watek znajduje się w dziedzinie obliczeń **if** (i < size)
- Wykonanie obliczenia dla pojedynczego (i-tego) "ziarna" out[i] = fun(in[i]):

#### Funkcja jądra (w najprostszym przypadku)

wykonuje obliczenie skalarne, dla jednego elementu tablicy, o indeksie zależnym od położenia danego watku w sieci.

#### Podstawowe zagadnienie projektowania algorytmu dla CUDA: określenie, czym jest pojedyncze "ziarno" obliczeń.

#### Program sterujący kompilacją – nyce

Program sterujący nyce wywołuje kolejno właściwe preprocesory, kompilatory, asemblery, konsolidatory itp.:

q++ -E wstępne przetwarzanie plików źródłowych i dołączanie plików nagłówkowych (preprocesor)

oddzielenie kodu gospodarza i urządzeń oraz cudafe generacja kodu obu platform w języku C++

kompilacja kodu urządzeń dla wirtualnych ar-

chitektur obliczeniowych o podanym  $C_c$  – PTX asemblacja kodu PTX dla rzeczywistych archiptxas

tektur sprzętowych o podanym  $C_c$  – SASS

połączenie (w tablice) zasemblowanego i/lub fatbinary źródłowego kodu PTX różnych architektur

g++ -c kompilacja...

cicc

q++ ...i konsolidacja kodu gospodarza z dołączonym (w tablicach) kodem urządzeń


Wieloprocesory strumieniowe rozwijają się w generacjach:

Tesla	'07	6	Pascal	'16	9	Hopper	'22
Fermi	'10	7	Volta	'17	10	Blackwell	'24
Kepler	'12		Turing	'18			
Maxwell	'14	8	Ampere	'20			
			Ada	'22			
	Fermi Kepler	Fermi '10 Kepler '12	Fermi '10 7 Kepler '12	Fermi '10 7 Volta Kepler '12 Turing Maxwell '14 8 Ampere	Fermi       '10       7       Volta       '17         Kepler       '12       Turing       '18         Maxwell       '14       8       Ampere       '20	Fermi       '10       7       Volta       '17       10         Kepler       '12       Turing       '18         Maxwell       '14       8       Ampere       '20	Kepler '12 Turing '18 Maxwell '14 8 Ampere '20

- W ramach danej generacji g występują podgeneracje p. Cechy funkcjonalne danej podgeneracji określane są mianem jej możliwości obliczeniowych  $C_c = g.p.$
- W ramach danej podgeneracji procesory GPU moga się różnić liczbą wieloprocesorów strumieniowych (SM), częstotliwością zegara, szerokością interfejsu pamięci itp.
- Zgodność kodu binarnego pomiędzy generacjami nie jest gwarantowana, ale w ramach danej generacji wyższa podgeneracja umie wykonywać kod niższej.

- W celu zapewnienia zgodności z przyszłymi rzeczywistymi architekturami sprzętowymi (SM), kompilator generuje kod pośredni w asemblerze PTX dla wirtualnej architektury obliczeniowej (compute), określonej wyłącznie przez swe cechy funkcjonalne.
- Architekturę sprzętową odpowiadającą możliwościom obliczeniowym  $C_c = g.p$  oznaczamy w opcjach kompilatora sm\_gp, zaś architekturę obliczeniową compute\_gp.
- Kod źródłowy PTX maszyny wirtualnej może zostać zapisany w binariach (.exe) i zostać przetłumaczony przez sterownik graficzny na postać binarną nie istniejącego jeszcze w chwili kompilacji GPU "w ostatniej chwili" (JIT – Just In Time), podczas ładowania programu do GPU.

# Ścieżka kompilacji i opcje programu nyce



#### Koncepcja PTX (Parallel Thread Execution) – c.d.

- W opcji -arch podaje się dokładnie jedną architekturę obliczeniową. Opisuje ona zbiór cech funkcjonalnych wymaganych przez program. Powinna ona być jak najniższa, aby niepotrzebnie nie zawężać możliwości wykonywania aplikacji tylko do najsilniejszych procesorów.
- W opcji -code podaje się architekturę sprzętową. Nie może być ona niższa od wirtualnej (musi implementować wszystkie żądane cechy funkcjonalne). Jeśli piszemy program na konkretny typ GPU, to dla większej efektywności architektura sprzetowa powinna być jak najwyższa, ale nie większa niż możliwości tego procesora.
- W opcji -code można podać całą listę architektur:
  - rzeczywistych (sprzętowych) następuje generacja kilku wariantów kodu binarnego na odpowiednie platformy,
  - wirtualnych (obliczeniowych) następuje generacja kilku wariantów kodu źródłowego PTX dla przyszłych platform.

# Wybrane cechy funkcjonalne SM dla różnych $C_c$

Cecha	$C_c =$	2.0 2.1	3.0	3.2	3.5 3.7 5.0 5.2	5.3	6.0 6.1 6.2	7.0 7.5	8.0 8.6 8.9
atomowe: 64b add, cas, excl globalnej, 32b FP add; rozsz (ballot); rozszerzona synchr (fence); rekurencja; f-cje powie	erz. głos. . wątków								
model programowania Unified	Memory								
64b atomowe and, or, xor, przesuwnik bitowy 2 $\times$ 32 $\rightarrow$ 3									
dynamiczna równoległość									
16b arytmetyka zmiennoprzec	inkowa								
atomowe 64b zmiennoprzec. a	ıdd								
operacje "tensorowe"									
asynchr. GM→SM; podzielor na barierze ( <i>Arrive/Wait</i> ); zarz	•								

# Wybrane parametry architektury SM dla różnych $C_c$

		<u>'</u>		,				<u>'</u>			<b>J</b> C				
Par.	2.0	2.1	3.0 3.2	3.5 3.7	5.x	6.0	6.1 6.2	7.0	7.5	8.0	8.6 8.9				
$P_M$	32	48	1	92	128	64	128	64 <sup>FP</sup> + 64 <sup>INT</sup>		INT	128 <sup>FP</sup> + 64 <sup>INT</sup>				
$D_M$	4/16	4	8	8/64	4	32	4	32	2	32	2				
F <sub>M</sub>	4	8	32			16	32	16							
L <sub>M</sub>	16	6		32		16	8	32 16			16				
I <sub>M</sub>	2	!		4		2		4					4		
PB <sub>M</sub>	м 1						2			4					

Legenda – jeden wieloprocesor *M* (*multiprocessor*) ma:

- P rdzeni CUDA (processor)
- p jednostek podwójnej precyzji (double)
- F jednostek funkcji specjalnych (function)
- L jednostek transferu danych (load/store)
- / układów zarządzania splotami (issue unit / warp scheduler)
- PB bloków przetwarzania (processing block)