

UNIVERSIDADE FEDERAL DE SÃO CARLOS Centro de Ciências Exatas e Tecnologia Departamento de Computação



LÓGICA DIGITAL (1001351)

EXPERIMENTO NR.13

Barramentos Compartilhados: Fibonacci $^{\rm 1}$

1 Instruções Gerais

- Grupos definidos no AVA, só incluir os nomes de quem efetivamente participou;
- Ler atentamente todo o procedimento desta experiência antes de realizá-la;

2 Objetivos da Prática

- Usando barramentos compartilhados por meio de buffers tristate, projetar um circuito que gere a sequência de Fibonacci de acordo com a especificação fornecida (começando de 0, 1, ... ou de 1, 1, ...);
- Projetar um *test bench* que verifique automaticamente seu funcionamento para os 10 primeiros números, informando se o circuito está correto ou não (sem a necessidade de conferência visual por parte do usuário), mostrando a sequência na console na base decimal (usar o conversor BCD fornecido);
- Implementação do projeto no Kit de desenvolvimento FPGA.
- Detalhamento do funcionamento:
 - A sequência inicia automaticamente, mudando a cada ≈1Hz, no início ou quando KEY[0] é pressionado, e reinicia no maior número de 2 dígitos (89).


¹Revisão 13 de setembro de 2024: Prof. Luciano Neris e Prof. Ricardo Menotti.



UNIVERSIDADE FEDERAL DE SÃO CARLOS Centro de Ciências Exatas e Tecnologia Departamento de Computação



3 Procedimentos Experimentais



- Para todo o laboratório, use um único arquivo Verilog para poder enviá-lo posteriormente (não é necessário enviar o arquivo de testes);
- O circuito deve ser composto de duas partes idênticas A e B **instâncias de um mesmo módulo**, conforme a figura (i) e uma terceira parte de controle, que opcionalmente pode estar no prório *test bench*;
- Cada parte figura (ii) é constituído por: um registrador, um somador e um buffer tristate. Recebendo sinais de controle convenientes, cada parte deve ser capaz de:
 - 1. Receber pelo barramento o valor do outro módulo e somar ao valor armazenado em seu próprio registrador, atualizando-o;
 - 2. Enviar (disponibilizar) o valor armazenado em seu próprio registrador pelo mesmo barramento ao módulo oposto;
- As ações acima devem ser realizadas alternadamente pelos dois módulos de forma que a sequência trafegue no barramento, conforme a simulação:

\mathbf{A}		barramento		\mathbf{B}
1				1
1	\rightarrow	1	\rightarrow	2
3	\leftarrow	2	\leftarrow	2
3	\rightarrow	3	\rightarrow	5
8	\leftarrow	5	\leftarrow	5

- 1) Crie um projeto com o código, adapte sua saída para BCD [1] e simule (5 pontos);
- 2) Implemente o projeto na placa conforme solicitado (5 pontos).

Referências

[1] https://en.wikipedia.org/wiki/Double_dabble