



LÓGICA DIGITAL (1001351)

EXPERIMENTO NR.5

Somador de 1 bit com saída em display. ¹

1 Instruções Gerais

- Grupos definidos no AVA, só incluir os nomes de quem efetivamente participou;
- Ler atentamente todo o procedimento desta experiência antes de realizá-la;

2 Objetivos da Prática

- Implementação de um somador de 1 bit utilizando como saída o display de 7 segmentos.
- Realizar a hierarquia de módulos.
- Implementação do projeto no kit Terasic DE0-CV.

3 Materiais, Equipamentos e Arquivos

- Altera Quartus Prime 23.1;
- Kit Terasic DE0-CV.

 $^{^1\}mathrm{Revis}\tilde{\mathrm{ao}}$ 30 de abril de 2025: Prof. Artino Quintino e Prof. Ricardo Menotti.





4 Fundamentos teóricos

4.1 Módulo meio somador - adder

Na Figura 1 é apresentado o circuito do módulo meio somador com sua tabela da verdade, equação booleana, e a sua forma de representação. O código Verilog do circuito da Figura 1 é dado pelo Código 1.




Figura 1: Módulo meio somador - adder.

```
module adder(
input a0, b0,
output s0, v1);

assign s0 = a0 ^ b0;
assign v1 = a0 & b0;
endmodule
```

Código 1: Código Verilog de um módulo meio somador.

4.2 Display de 7 segmentos

Na Figura 2 é apresentado o display de 7 segmentos. O código Verilog que realiza a decodificação dos bits de entrada para o sete segmentos do display da Figura 2 é dado pelo Código 2. Note que esta decodificação está simplificada apenas para 00, 01, 10 e 11.








Figura 2: Display de 7 segmentos.

```
module display(
       input s0, s1,
2
       output a, b, c, d, e, f, g);
       assign a = -s0;
5
       assign b = 1'b1;
6
       assign c = ~s1;
       assign d = ~s0;
       assign e = ~s0;
9
       assign f = ~s1 \& ~s0;
10
       assign g = s1 \& ~s0;
11
   endmodule
```

Código 2: Código Verilog para decodificar o resultado de um meio somador.





5 Procedimentos Experimentais

Deseja-se implementar um somador de 1 bit utilizando como saída o display de 7 segmentos como mostrado na Figura 3.

Top-level module

Figura 3: Somador de 1 bit com saída em display.

Para isso, siga os seguintes passos:

- 1. Crie um projeto novo no Quartus II utilizando a placa DE0-CV.
- 2. Crie o arquivo adder.v, e implemente módulo somador conforme Código 1.
- 3. Crie o arquivo display.v, e implemente módulo display conforme Código 2.
- 4. Crie o arquivo top.v conforme Código 3. Instancie nele os outros dois módulos e faças a ligações correspondentes.

```
module top(
input [1:0] SW, // x e y
output [6:0] HEXO); // a, b, c, d, e, f, g
// instancie e conecte os módulos a seguir
endmodule
```

Código 3: Template para desenvolvimento do módulo top-level do somador com display.

5. Adicione o arquivo de restrição DEO_CV.qsf e faça as configurações necessárias para que as entradas x e y sejam chaves; e a, b, c, d, e, f, e g acionem o display de 7 segmentos 1 do kit de desenvolvimento DE0-CV.





- 6. Gere o arquivo de bitstream do Código 3 e grave no kit de desenvolvimento DE0-CV.
- 7. Envie apenas o arquivo top-level no AVA, incluindo os nomes dos participantes como comentário no início dele.
 - Etapa a): Se terminou durante a aula, chame o professor para corrigir e confira se sua nota está no AVA;
 - Etapa b): Senão, envie também como comentário no código link para um vídeo demonstrando o correto funcionamento.