# Lógica Digital (1001351)



Circuitos Sequenciais: Implementação em Verilog

Prof. Ricardo Menotti menotti@ufscar.br

Prof. Luciano de Oliveira Neris Ineris@ufscar.br

Atualizado em: 1 de abril de 2024

Departamento de Computação Centro de Ciências Exatas e de Tecnologia Universidade Federal de São Carlos

Circuitos Sequenciais

### figure5.34.v

```
module D_latch (D, Clk, Q);
input D, Clk;
output reg Q;

always @(D, Clk)
if (Clk)
Q = D;

endmodule
```

## figure5.35.v

```
module flipflop (D, Clock, Q);
input D, Clock;
output reg Q;


always @(posedge Clock)
Q = D;
endmodule
```

#### Atribuições blocantes

```
module example5_3 (D, Clock, Q1, Q2);
    input D, Clock;
     output reg Q1, Q2;
3
4
     always @(posedge Clock)
5
     begin
     Q1 = D;
      Q2 = Q1;
     end
10
   endmodule
```

### Atribuições blocantes


```
module example5_3 (D, Clock, Q1, Q2);
     input D, Clock;
2
     output reg Q1, Q2;
3
4
     always @(posedge Clock)
5
     begin
       Q1 = D;
       Q2 = Q1;
9
     end
10
   endmodule
```



**Figure 5.37** Circuit for Example 5.3.

#### Atribuições não-blocantes

```
module example5_4 (D, Clock, Q1, Q2);
     input D, Clock;
2
     output reg Q1, Q2;
4
     always @(posedge Clock)
5
     begin
6
       Q1 \ll D;
       Q2 <= Q1;
8
     end
9
10
   endmodule
```



**Figure 5.39** Circuit defined in Figure 5.38.

#### Atribuições blocantes

```
module example5_5 (x1, x2, x3, Clock, f, g);
input x1, x2, x3, Clock;
output reg f, g;

always @(posedge Clock)
begin
    f = x1 & x2;
    g = f | x3;
end

endmodule
```




Figure 5.41 Circuit for Example 5.5.

#### Atribuições não-blocantes

```
module example5_6 (x1, x2, x3, Clock, f, g);
input x1, x2, x3, Clock;
output reg f, g;

always @(posedge Clock)
begin
f <= x1 & x2;
g <= f | x3;
end
endmodule</pre>
```




Figure 5.43 Circuit for Example 5.6.

#### Assíncrono vs Síncrono

```
module flipflop (D, Clock, Resetn, Q);
                                                     1 module flipflop (D, Clock, Resetn, Q);
     input D, Clock, Resetn;
                                                         input D, Clock, Resetn;
     output reg Q;
                                                          output reg Q;
3
                                                     3
4
                                                     4
5
     always @(negedge Resetn, posedge Clock)
                                                     5
                                                          always @(posedge Clock)
                                                           if (!Resetn)
       if (!Resetn)
                                                     6
         Q <= 0;
                                                             Q <= 0;
       else
                                                           else
                                                     8
       Q <= D;
                                                             Q <= D;
10
                                                    10
   endmodule
                                                    11 endmodule
```

### Contador up/down com carga e enable

```
module updowncount (R, Clock, L, E, up_down, Q);
     parameter n = 8;
     input [n-1:0] R;
     input Clock, L, E, up_down;
     output reg [n-1:0] Q;
 6
     always @(posedge Clock)
     if (L)
       Q <= R;
9
     else if (E)
10
       Q \le Q + (up_down ? 1 : -1);
11
12
   endmodule
```

### Bibliografia

• Brown, S. & Vranesic, Z. - Fundamentals of Digital Logic with Verilog Design, 3rd Ed., Mc Graw Hill, 2009

# Lógica Digital (1001351)



Circuitos Sequenciais: Implementação em Verilog

Prof. Ricardo Menotti menotti@ufscar.br

Prof. Luciano de Oliveira Neris Ineris@ufscar.br

Atualizado em: 1 de abril de 2024

Departamento de Computação Centro de Ciências Exatas e de Tecnologia Universidade Federal de São Carlos