

UNIVERSIDADE FEDERAL DE SÃO CARLOS Centro de Ciências Exatas e Tecnologia Departamento de Computação



LÓGICA DIGITAL (1001351)

EXPERIMENTO NR.4

Implementação e testes de um Multiplexador de 3 entradas. ¹

1 Instruções Gerais

- Grupos definidos no AVA, só incluir os nomes de quem efetivamente participou;
- Ler atentamente todo o procedimento desta experiência antes de realizá-la;

2 Objetivos da Prática

- Implementação de um multiplexador de três entradas a partir de multiplexadores de duas entradas (Verilog Estrutural);
- Implementação de um multiplexador de três entradas a partir de sua tabela verdade (Verilog Funcional);
- Simulação dos multiplexadores usando um arquivo de *test bench* e análise de suas saídas.

3 Materiais, Equipamentos e Arquivos

• Computador com Linux (iverilog e gtkwave)

¹Revisão 16/07/2024: Prof. Ricardo Menotti



UNIVERSIDADE FEDERAL DE SÃO CARLOS Centro de Ciências Exatas e Tecnologia Departamento de Computação



4 Fundamentos teóricos

4.1 Multiplexador de duas entradas

Na Figura 1 é apresentado o circuito de um multiplexador de duas entradas, cuja tabela da verdade simplificada é dada pela Tabela 1. A tabela verdade completa deve ter $2^3 = 8$ linhas, pois s, x_2 e x_1 são suas entradas. O código Verilog funcional do circuito da Figura 1 é dado pelo Código 1.




Figura 1: Multiplexador de duas entradas.

$$\begin{array}{c|c}
s & f \\
\hline
0 & x_1 \\
\hline
1 & x_2
\end{array}$$

Tabela 1: Tabela verdade simplificada do multiplexador da Figura 1.

```
module mux2(
input x1, x2, s,

output f);
assign f = s ? x2 : x1;
endmodule
```

Código 1: Exemplo de um multiplexador de duas entradas (pode não ser da sua turma).



UNIVERSIDADE FEDERAL DE SÃO CARLOS Centro de Ciências Exatas e Tecnologia Departamento de Computação



5 Procedimentos Experimentais

Implementar um multiplexador de três entradas usando Verilog estrutural (mux3e), a partir de multiplexadores de duas entradas, conforme mostrado na tabela a seguir (de acordo com sua turma):

A)	s_1	s_0	f
	0	0	x_1
	0	1	x_2
	1	X	x_3

$$B) \begin{array}{c|cccc} s_1 & s_0 & f \\ \hline 0 & 0 & x_3 \\ \hline 0 & 1 & x_2 \\ \hline 1 & x & x_1 \\ \end{array}$$

$$D) \begin{array}{c|cccc} s_0 & s_1 & f \\ \hline 0 & 0 & x_3 \\ \hline 0 & 1 & x_2 \\ \hline 1 & x & x_1 \\ \end{array}$$

Implementar também uma versão alternativa dele usando Verilog funcional (mux3f). Para isso, use o template fornecido e siga os seguintes passos:

- 1. Crie uma nova pasta;
- Coloque o template fornecido e complete seu código, instanciando e ligando os multiplexadores de duas entradas (mux2 de acordo com a sua turma) para o primeiro módulo (mux3e) e completando com a função lógica correspondente para o segundo módulo (mux3f);
- 3. Use o test bench para verificar o correto funcionamento do seu projeto;
- 4. Envie apenas o arquivo top-level no AVA, incluindo os nomes dos participantes como comentário no início dele.
 - Etapa a): Se terminou durante a aula, chame o professor para corrigir;
 - Etapa b): Senão, envie também como comentário no código link para um vídeo demonstrando o correto funcionamento.