Lógica Digital (1001351)

uf Exe

Introdução à Verilog

Prof. Ricardo Menotti menotti@ufscar.br

Atualizado em: 19 de março de 2024

Departamento de Computação Centro de Ciências Exatas e de Tecnologia Universidade Federal de São Carlos Prof. Luciano de Oliveira Neris Ineris@ufscar.br

- Verilog é uma linguagem complexa, mas neste curso não vamos abordar todas as suas potencialidades;
- O que vamos aprender será suficiente para projetar e testar uma grande variedade de circuitos;
- Iremos abordar as funcionalidades da linguagem a medida que avançarmos com os circuitos digitais;
- A principal habilidade desejada neste curso é a capacidade de traduzir com facilidade um circuito para Verilog e vice-versa;
- Isso só pode ser alcançado com a prática, pois assim como na programação, estudar problemas resolvidos não ajuda muito.

- Em Verilog há várias maneiras de se descrever um mesmo circuito, por exemplo, a partir:
 - Funcional ou Lógica: de funções ou portas básicas;
 - Estrutural: de uma hierarquia de componentes;
 - Comportamental: da descrição de seu comportamento;
- Pode-se usar combinações das metodologias.

Exemplo: multiplexador




Figure 2.36 The logic circuit for a multiplexer.

```
module example2(input x1, x2, s,
                output f):
  assign f =
         (x1 \& ~s) | (x2 \& s);
endmodule
module example1(x1, x2, s, f);
 input x1, x2, s;
  output f;
  not (k, s);
  and (g, k, x1);
  and (h, s, x2);
  or (f, g, h);
endmodule
```

Outro exemplo

endmodule

```
module example2 (x1, x2, x3, x4, f, g, h);
     input x1, x2, x3, x4;
     output f, g, h;
 3
     and (z1, x1, x3);
     and (z2, x2, x4);
     or (g, z1, z2);
     or (z3, x1, ~x3);
     or (z4, ~x2, x4);
     and (h, z3, z4);
10
     or (f, g, h);
11
   endmodule
   module example2 (x1, x2, x3, x4, f, g, h);
     input x1, x2, x3, x4;
     output f, g, h;
     assign g = (x1 \& x3) | (x2 \& x4);
     assign h = (x1 \mid ~x3)\&(~x2 \mid x4);
     assign f = g \mid h:
```





Figure 2.39 Logic circuit for the code in Figure 2.38.






Figure 2.44 A logic circuit with two modules.

```
1 // Top-level module
   module adder_display(x, y, a, b,
                    c, d, e, f, g);
3
                                                      1 // A module for driving a
    input x, v;
                                                      2 // 7-segment display
     output a, b, c, d, e, f, g;
                                                       module display(s1, s0, a, b,
     wire w1. w0:
                                                                       c, d, e, f, g);
                                                      4
                                                      5 input s1, s0;
     adder U1 (x, v, w1, w0);
                                                          output a, b, c, d, e, f, g;
                                                      6
     display U2 (w1, w0, a, b, c,
                 d, e, f, g);
10
                                                           assign a = ~s0:
   endmodule
                                                           assign b = 1;
                                                      9
                                                           assign c = ~s1:
                                                     10
   // An adder module
                                                           assign d = ~s0;
   module adder (a, b, s1, s0);
                                                     11
                                                           assign e = ~s0:
                                                     12
    input a, b:
3
                                                           assign f = ~s1 & ~s0;
                                                     13
     output s1, s0;
                                                           assign g = s1 & ~s0;
                                                     14
5
                                                         endmodule
     assign s1 = a \& b;
                                                     1.5
     assign s0 = a ^ b:
   endmodule
```

Como NÃO escrever Verilog

- NÃO escrever código que se assemelhe a um programa de computador, contendo muitas variáveis e loops;
 - É difícil determinar qual circuito lógico as ferramentas CAD produzirão ao sintetizar código assim;
- Neste curso veremos exemplos completos de código Verilog que representam uma ampla gama de circuitos lógicos;
 - Neles o código é facilmente relacionado ao circuito lógico descrito;
 - Procure adotar o mesmo estilo de código;
- Se não for possível determinar prontamente qual circuito lógico é descrito pelo código Verilog, então as ferramentas CAD provavelmente não sintetizarão o circuito que o projetista está tentando modelar;
- Analise o circuito resultante produzido pelas ferramentas de síntese;

Bibliografia

Bibliografia

- Brown, S. & Vranesic, Z. Fundamentals of Digital Logic with Verilog Design, 3rd Ed., Mc Graw Hill, 2009
- http://www.asic-world.com/verilog/
- https://www.edaplayground.com/
- https://digitaljs.tilk.eu/

Lógica Digital (1001351)

uf Ex-

Introdução à Verilog

Prof. Ricardo Menotti menotti@ufscar.br

Atualizado em: 19 de marco de 2024

Departamento de Computação Centro de Ciências Exatas e de Tecnologia Universidade Federal de São Carlos Prof. Luciano de Oliveira Neris Ineris@ufscar.br