



TRABALLO FIN DE GRAO
GRAO EN ENXEÑARÍA INFORMÁTICA
MENCIÓN EN ENXEÑARÍA DE COMPUTADORES



Simulador de RISC-V empregando SystemC

Estudiante: Hugo Mato Cancela

Dirección: Roberto Rodríguez Osorio

A Coruña, xuño de 2025.

*Aos meus pais, familiares e amigos que me apoiaron sempre sen importar as circunstancias.
A todos os profesores e profesoras que tiveron ao longo da miña traxectoria académica, que fixeron
posible isto.*

Agradecementos

Gustárame agradecer a todas as persoas que me axudaron directa ou indirectamente para realizar este traballo.

Primeiro, ao meu titor Roberto Rodríguez Osorio pola súa paciencia, consellos e todo o que me axudou dende que nos coñecemos en Codeseño Hardware/Software ata hoxe.

A continuación, mencionar a todos os profesores, a Universidade da Coruña e especialmente a Facultade de Informática da Coruña por ofrecerme tantas posibilidades e ferramentas para poder realizar a titulación da mellor forma posible.

Por último, a miña familia, os meus amigos e compañeiros que me axudaron en todos os impedimentos, que me apoiaron e animaron incondicionalmente.

Resumo

RISC-V é unha nova arquitectura libre para procesadores programables. Está chamada a competir con outras arquitecturas máis establecidas como [Advanced RISC Machine \(ARM\)](#) en moitos ámbitos tecnolóxicos. Ademais de que as especificacións de RISC-V son abertas, a principal vantaxe desta arquitectura é que cubre desde as implementacións máis sinxelas para sistemas embarcados, ata as máis potentes para cálculo científico e multimedia. Todo isto é posible mediante a especificación de moitas das características máis avanzadas como extensións ás arquitecturas básicas.

A implementación dun procesador require previamente dun modelado e simulación que garantan que o funcionamento final vai ser o correcto.

Neste traballo, pártese dun modelo da versión básica RV32I realizada en SystemC. A única extensión implementada é a multiplicación para enteiros. O obxectivo deste proxecto é modelar e simular extensións adicionais ata chegar ao coñecido como nivel G.

Abstract

RISC-V is a new open-source architecture for programmable processors. It is destined to compete with more established architectures like [ARM](#) in a lot of technological fields. In addition to the fact that the RISC-V specifications are open, the main advantage of this architecture is that it spans from the simplest implementations for embedded systems to the most powerful ones for scientific computing and multimedia. All of this is possible through the specification of many of the most advanced features as extensions to the basic architectures.

The implementation of a processor requires a previous modeling and simulation that ensures that its final operation will be correct.

This work is based on a model of the basic RV32I implemented in SystemC. The only extension implemented is integer multiplication. The objective for this project is to model and simulate additional extensions up to what is known as the G level.

Palabras chave:

- RISC-V
- Simulador
- SystemC
- Extensións

Keywords:

- RISC-V
- Simulator
- SystemC
- Extensions

Índice Xeral

1	Introdución	1
1.1	Motivación	1
1.2	Obxectivos	2
1.3	Contida da memoria	2
2	RISC-V	4
2.1	Que é RISC-V?	4
2.2	Por que é importante?	4
3	Modelado e simulación	6
3.1	Por que é importante o modelado e a simulación?	6
3.2	VHDL e Verilog	6
3.3	SystemC	7
3.4	Spike	7
4	Metodoloxía e planificación	9
4.1	Metodoloxía	9
4.2	Presuposto	10
5	Deseño do simulador	12
5.1	RTL	12
5.2	Pipeline de 5 etapas	12
5.3	Módulos do simulador	13
5.4	Modos de operación	13
5.5	Simulación de latencias	15
5.6	Sinais de hazard	15

6	Implementación	17
6.1	Decisións á hora de implementar	17
6.2	Instrucións implementadas	17
6.3	Implementacións dos pipelines	19
6.4	Funcionalidades do simulador	19
6.5	Ferramentas empregadas	19
6.5.1	Segger Embedded Studio for RISC-V	20
6.5.2	Visual Studio 2022	20
6.5.3	GTK Wave	20
6.5.4	Git	20
6.5.5	SystemC	21
7	Probas e resultados	22
7.1	Benchmarks	22
7.2	Tests propios	22
7.3	Depuración	23
7.4	Resultados numéricos	23
8	Uso do simulador	26
9	Conclusións	31
9.1	Traballo futuro	31
A	Material adicional	33
A.1	Exemplo de código de probas	33
A.2	Módulo de multiplicación	34
	Relación de Acrónimos	42
	Glosario	43
	Bibliografía	44

Índice de Figuras

4.1	Esquema sobre o pipeline do módulo de multiplicación.	10
5.1	Figura onde se motra a estrutura do pipeline de 5 etapas.	13
5.2	Figura onde se mostra a estrutura do pipeline do módulo de multiplicación segmentado.	14
5.3	Esquema do sistema onde se ve o pipeline do módulo de punto flotante.	14
8.1	Opcións do proxecto.	26
8.2	Elección da extensión correcta.	28
8.3	Compilación do proxecto.	28
8.4	Captura coas opcións de depuración de Segger.	29
8.5	Cambio de parámetros en Config.h.	29
8.6	Resultados tras executar o benchmark SPMV.	30
8.7	Captura de GTK Wave onde mostran varios sinais e o eixo temporal.	30

Índice de Táboas

2.1	Nome e descrições das extensões	5
4.1	Táboa co custo/h e total dos traballadores implicados.	10
4.2	Táboa co resultado do custo total do proxecto.	11
6.1	Extensións e instrucións s.	17
7.1	Benchmarks empregados e con que fin.	25
7.2	Rendemento do benchmarks SpMV segundo as latencia de distintas opera- cións e o tipo de dato.	25

Introdución

ESTE proxecto busca crear un simulador de RISC-V empregando a librería SystemC en C++. Ao longo desta memoria describiranse as etapas de execución, as extensións e os distintos módulos, así como a motivación destes.

1.1 Motivación

RISC-V apunta a ser unha das arquitecturas máis empregadas nun futuro, xa que é libre, permitindo aforrar o custo de licenzas. Grazas a que se pode modificar, engadindo ou eliminando funcionalidades, isto permite que abarque múltiples sectores, dende [chips](#) máis sinxelos orientados a [Internet of Things \(IoT\)](#), ata competir con [ARM](#) en sistemas embebidos [1, 2]. Co nacemento da nova [Instruction Set Architecture \(ISA\)](#) debido á necesidade dun conxunto de instrucións máis sinxelo e sen custos por licenzas, nace a necesidade de crear un simulador adaptado tanto a esta [ISA](#) como á arquitectura RISC-V. Se ben xa existen varios simuladores, cada un está especializado nun rango de aplicacións, e consideramos que a simulación orientada a unha implementación posterior non está suficientemente cuberta. Así, simuladores como RARS [3] ou Spike [4] son especialmente útiles na docencia ou valoracións da arquitectura. Por outra banda, RISC-V-TLM [5] funciona a un nivel moi superior, simulando a nivel de transferencias, e permite unha simulación de sistemas completos aínda que relaxando moito a precisión temporal. Por último, Chisel [6] está baseado en Scala, e permite o modelado de circuitos dixitais. A relevancia de Chisel é que foi utilizado no desenvolvemento de RISC-V, ademais de que permite xerar automaticamente código Verilog simulable e sintetizable.

As vantaxes de empregar SystemC son o control absoluto sobre todos os aspectos do modelado, a velocidade de simulación, e a facilidade para depurar o código ao estar baseado en C++.

Durante o proceso de deseño, unha parte clave é a verificación do correcto funcionamento [7, 8]. Debido ao elevado custo de fabricación, e ao tempo necesario (ao redor de 3 meses),

é inviable crear un chip para cada versión. Ahí é onde un simulador toma protagonismo, xa que permite probar de forma rápida, sinxela e barata os deseños creados. Ademais, é unha ferramenta moi interesante para as investigacións da comunidade científica e incluso para entornos educativos.

1.2 Obxectivos

Os obxectivos deste proxecto son modelar e simular, usando SystemC, as seguintes extensións da arquitectura RV32I:

- multiplicación e división por números enteiros (extensión M).
- aritmética en punto flotante de simple (extensión F).
- xestión de rexistros de control e estado (extensión Zicsr).
- sincronización de escritura de instrucións (extensión Zifencei).

O modelado será totalmente parametrizable, permitindo especificar a latencia das diferentes instrucións. Tamén permitirá especificar o número de canles de execución para as unidades de enteiros a punto flotante, e se estes están ou non totalmente segmentados.

Desta maneira, a simulación permitirá comparar o rendemento de, por exemplo, unha implementación na que o multiplicador e o divisor comparten circuitos, cunha na que ambos son independentes, e tamén comparar un divisor totalmente segmentado cun que non o sexa.

Os resultados do modelado e a simulación son dous: verificar o correcto funcionamento da arquitectura e comprobar o seu rendemento.

1.3 Contida da memoria

Nesta sección describirase brevemente os capítulos desta memoria e o seu contido:

- **Capítulo 1: Introducción.** O primeiro capítulo inclúe unha descrición sobre o proxecto, cal foi a motivación deste e os obxectivos propostos para este traballo.
- **Capítulo 2: RISC-V.** Aquí falarase sobre a arquitectura, explicando as súas características máis interesantes, as extensións e outros datos relevantes.
- **Capítulo 3: Modelación e simulación.** Explicación sobre que é o modelado e a simulación, por qué son útiles e as linguaxes máis empregadas.
- **Capítulo 4: Metodoloxía e planificación.** Detállase como se estruturou o proxecto, a división en tarefas, o seguimento do proxecto e o presuposto.

- **Capítulo 5: Deseño do simulador.** Neste capítulo trátase os distintos módulos creados, o por qué e as decisións de deseño detrás destas.
- **Capítulo 6: Implementación.** Explicarase as ferramentas empregadas, como se aplicou a metodoloxía e o proceso de engadir as extensións.
- **Capítulo 7: Probas.** Neste apartado detállase o procedemento para comprobar o correcto funcionamento do simulador, como se elaboraron os tests, unha breve explicación de cómo funcionan e os programas empregados para a depuración.
- **Capítulo 8: Uso do simulador.** Contén unhas breves indicacións de como empregar o software.
- **Capítulo 9: Conclusións.**
- **Apéndices.**
- **Bibliografía.**

Capítulo 2

RISC-V

Ao longo deste capítulo detallarase en que consiste RISC-V, a estrutura básica, o porqué é interesante e cales foron os motivos de que fose empregado como obxectivo deste proxecto.

2.1 Que é RISC-V?

Co paso do tempo, nacen novas arquitecturas buscando ofrecer algo innovador no mundo tecnolóxico. RISC-V é unha destas novidades, nacida en 2010 na Universidade de Berkeley [9], foi crescendo pouco a pouco, incluso con axuda de voluntarios fóra do ámbito académico. Os puntos fortes desta arquitectura son a súa aposta por unha ISA libre e modificable, permitindo eliminar ou engadir instrucións segundo cada caso [1]. Non se trata do primeiro proxecto deste tipo, pero sí dun dos máis relevantes.

2.2 Por que é importante?

Unha nova arquitectura acompañada dunha ISA libre permite reducir custos, polo que a fai unha boa candidata para ser empregada en dispositivos IoT. Se ben xa existen ISAs moito máis populares e amplamente estendidas, como por exemplo a ARMv7 [10], si que hai varios motivos para crear un novo conxunto de instrucións. Un dos principais é que a maioría das xa existentes requiren de licenza para o seu uso. Ademais, é necesaria unha ISA máis sinxela de cara á implementación e á modificación.

Cada conxunto de instrucións que realizan funcionalidades básicas e que é imprescindible implementar recibe o nome de base. O habitual son as bases que traballan con enteiros de 32 ou 64 bits. Tamén determinan algunhas a codificación, tamaño de rexistros ou instrucións,... As máis típicas son:

- RV32I: Conxunto de instrucións de base enteira de 32-bits.

- RV32E: Conxunto de instrucións de base enteira (embebida, é dicir, con 16 rexistros) de 32-bits.
- RV64I: Conxunto de instrucións de base enteira de 64-bits.
- RV128I: Conxunto de instrucións de base enteira de 128-bits.

Por outra parte, as instrucións similares ou relacionadas agrúpanse habitualmente en extensións. As máis habituais contan cunha versión validada [11], xa que se empregan na inmensa maioría de deseños. Cada unha traballa sobre unha ou máis bases, engadindo funcionalidades adicionais e creando un deseño modular. En canto ás extensións:

Nome da extensión	Descrición
<i>M</i>	Extensión estándar para multiplicación de enteiros, divisións e resto
<i>A</i>	Extensión estándar para operacións atómicas
<i>F</i>	Extensión estándar punto flotante de precisión simple
<i>D</i>	Extensión estándar punto flotante de precisión dobre
<i>G</i>	Abreviatura empregada para o conxunto de extensións "IMAFDZicsr_Zifencei"
<i>L</i>	Extensión estándar para punto flotante decimal
<i>P</i>	Extensión estándar para instrucións de Packed-SIMD
<i>Zicsr</i>	Extensión estándar para a xestión de rexistros de control e estado (Control, Status and Register (CSR) Instructions)
<i>Zifencei</i>	Extensión para instrucións para a sincronización de escritura de instrucións (Fetch e Fence)

Táboa 2.1: Nome e descrições das extensións

Modelado e simulación

NESTE apartado explicaranse os fundamentos dun simulador, os motivos para crear un e o funcionamento típico. Ademais, indicaranse as linguaxes máis habituais destes casos, as diferenzas e o motivo da elección de SystemC.

3.1 Por que é importante o modelado e a simulación?

Durante o proceso de creación de calquera compoñente electrónico minimamente complexo, é necesario revisar que o deseño realiza as funcións esperadas e de forma correcta. Isto é, que garante os resultados esperados, dentro dun tempo razoable e cun emprego de recursos limitado. O xeito máis económico de acadar isto é a creación dunha versión dixital mediante software. Idealmente, o modelo creado pode ser executado permitindo simular o sistema, e mesmo ter acceso aos detalles internos do funcionamento. A elección axeitada das ferramentas usadas para o modelado e a simulación é fundamental, xa que definen o tempo necesario para codificar o sistema, a posibilidade de cometer erros e maila capacidade para detectalos, o grao de detalle que se pode acadar, as distintas restricións e a velocidade de simulación. É por iso que existen distintas opcións, polo que neste traballo elixiuse usar SystemC.

3.2 VHDL e Verilog

Estas linguaxes son o que coñecemos como [Hardware Description Language \(HDL\)](#). Verilog [12] foi o pioneiro, e [VHSIC \(Very High Speed Integrated Circuit\) HDL \(VHDL\)](#) [12] a resposta como estándar internacional. Ambas permiten describir circuítos de forma moi precisa, incluíndo todas as conexións e elementos da memoria. Ademais, existe software de síntese capaz de xerar circuítos de alta calidade a partir de Verilog ou [VHDL](#), imposibles de realizar para un ser humano. Ao ser o estándar na industria, son as máis empregadas para modelar e simular a baixo nivel. Pero esta flexibilidade implica tamén desvantaxes en termos

de menor produtividade dos enxeñeiros e elevados tempos de simulación. Aínda que houbo intentos de mellorar estas linguaxes, como é o caso de SystemVerilog [13], non tiveron realmente éxito ó estar demasiado vencelladas á linguaxe orixinal.

3.3 SystemC

SystemC [14] é unha **meta-linguaxe** implementada como unha biblioteca de C++ e é habitualmente empregada para codeseño. O feito de que sexa de alto nivel proporciona unha flexibilidade e sinxeleza á hora de traballar que carecen as alternativas máis próximas ao hardware. Algunhas das vantaxes de SystemC son as seguintes:

- Inicialización automática de datos internos.
- Funcionalidades de linguaxes orientados a obxectos.
- Xestión automática de eventos.
- Diferenciación entre datos públicos e privados.
- Tipos de datos orientados ao modelado de hardware de aplicación específica.
- Soporte específico para sinais de reloxo.
- Sobrecarga de operadores que aumenta a produtividade e a claridade do código.
- Beneficiase dos avances en depuradores para C++.

SystemC soporta varios paradigmas de modelado, dos que os máis utilizados son, en orde crecente de abstracción: **Register Transfer Level (RTL)**, Data Flow e **Transaction-Level Modeling (TLM)**. No noso caso, o modelado en **RTL** permite acadar o mesmo nivel de detalle que **VHDL** ou Verilog cunha produtividade e velocidade de simulación moi superiores.

3.4 Spike

A propia organización de RISC-V xa ofrece un simulador [4], pero seguen existindo motivos para crear unha alternativa. Non simula cada ciclo, senón que é un **Instruction Set Simulator (ISS)**. Spike é parametrizable, xa que permite cambiar o número de ciclos, núcleos, modificar a memoria, que extensións emprega, Está escrito en C/C++ polo que ofrece unha boa velocidade de simulación. Ademais, trátase dun proxecto open-source, polo que calquera pode colaborar e avanza de forma constante. Funciona coas bases RV32I, RV64I, RV32E e RV64E. Tamén a gran maioría de extensións na versión v1.0, e nas últimas versións as extensións M (multiplicación/división), A (atómicas), F/D (punto flotante simple/dobre precisión), C

(instrucións comprimidas) e V (vectorial). Inclúe soporte para debug, simula diferentes niveis de privilexio e ofrece compatibilidade con binarios .elf.

Se ben é un bo simulador cunha ampla oferta de características, este proxecto busca ofrecer unha posibilidade que mostre o funcionamento dun programa de forma máis precisa e orientado a unha posterior implementación do deseño. Spike simula a nivel de instrución, polo que non se poden ver como cambian os valores dos rexistros con cada ciclo, hazards, pipelines ou sinais de comunicación entre módulos.

Metodoloxía e planificación

O obxectivo deste capítulo é explicar como se traballou, as fases e tarefas deste proxecto, como se realizou o seguimento do proxecto e cal sería o custo deste.

4.1 Metodoloxía

O método de traballo foi incremental, dividindo as tarefas en partes independentes que foron implementadas, simuladas e verificadas por orde de complexidade antes de proceder coa seguinte.

O procedemento habitual foi dunha reunión semanal na que se revisaba o feito anteriormente, acompañado da comprobación cos tests correspondentes para esa parte. Despois, decidíase cal era o seguinte paso, podendo ser a implementación dunha nova extensión ou modificar un módulo do simulador. Sendo as fases principais estas:

- Estudio da documentación existente sobre RISC-V.
- Familiarización coa implementación base de RV32I en SystemC.
- Modelado e simulación do multiplicador e divisor de enteiros.
- Modelado e simulación da extensión de punto flotante F.
- Modelado e simulación das extensións Zicsr e Zifencei.
- Empaquetamento do software.

En canto á organización do proxecto, establecéronse unhas tarefas básicas a realizar. Creouse un plan inicial, como foi explicado no anteproxecto. Sen embargo, non se puido cumprir na súa totalidade pola subestimación do tempo necesario para completar ditas actividades. Como consecuencia disto, a implementación das extensións A e D non puido ser realizada.

En canto ó seguimento do proxecto, creouse un diagrama de Gantt coas actividades a realizar, que se foi actualizando para eliminar as descartadas.




Figura 4.1: Esquema sobre o pipeline do módulo de multiplicación.

4.2 Presuposto

Para determinar o custo do desenvolvemento do proxecto sería necesario calcular primeiro as horas dedicadas por parte do estudante e do titor e coñecer os prezos destas. Para iso, o BOE [15] establece uns valores mínimos que resultan en 15€/hora para o estudante e 19€/hora para o titor. Na táboa 4.1 vése o resultado dos cálculos pertinentes.

Persoa	horas	custo/h	total
<i>Estudiante</i>	240	15€/h	3.600€
<i>Titor</i>	35	19€/h	665€
Resultado			4.265€

Táboa 4.1: Táboa co custo/h e total dos traballadores implicados.

Ademais, é necesario engadir os gastos en licenzas e materiais inventariables. Neste caso, todas as ferramentas empregadas foron gratuítas e non se empregaron recursos adicionais máis aló do portátil, cun valor de 600€. O resultado final móstrase na táboa 4.2, sendo de 4.865€.

Recurso	Prezo
<i>Man de obra</i>	4.265€
<i>Materiais e licenzas</i>	600€
Resultado	4.865€

Táboa 4.2: Táboa co resultado do custo total do proxecto.

Deseño do simulador

PREVIAMENTE a crear calquera programa é necesario un deseño. Durante este capítulo explicaranse as distintas decisións tomadas ao longo do traballo, a súa motivación e alternativas. Ademais, falarase sobre características deste, como a parametrización ou o nivel de funcionamento.

5.1 RTL

O nivel de simulación é o seguinte paso despois de decidir que arquitectura modelar. Neste caso, decidiuse que o simulador traballe a **RTL** debido ao interese en reflectir todas as operacións, a actualización de valores nos rexistros ou non omitir a implementación da conexión dos módulos (unhas das partes máis interesantes neste traballo) [16].

Se ben unha alternativa interesante sería **TLM**, que é o seguinte nivel de deseño electrónico, a abstracción que proporciona neste caso é demasiado alta para os detalles máis relevantes deste proxecto.

Tipicamente, para este nivel tan baixo, o habitual é empregar **VHDL** ou Verilog. Como se comentou no capítulo 3.2 e en 3.3, SystemC foi elixido por ser máis rápido para simulación, permite traballar a máis nivel e a base do proxecto sobre a que se traballa xa estaba feita cunha linguaxe de alto nivel.

5.2 Pipeline de 5 etapas

A división do pipeline comeza co nacemento dos primeiros ordenadores segmentados en 1941, aínda que non se popularizaron ata os anos 70 [17]. A idea é aumentar o rendemento ao permitir que o procesador execute máis dunha instrución por ciclo. Para iso, a versión máis básica é a **Reduced Instruction Set Computing (RISC)** como se mostra na imaxe 5.1, formada por 5 etapas: Fetch, Decode, Execute, Memory e Write Back.

En Fetch obténse a instrución da memoria. Durante Decode procésase a instrución obtida, analizando que tipo de operación se realizará, cales son os rexistros empregados, se hai algunha dependencia, etc. En Execute realízase a operación determinada, como pode ser un cálculo na *Arithmetic and Logical Unit (ALU)*. En Memory, se é necesario, escríbese ou léese en memoria. Finalmente, en Write Back actualízanse os rexistros.

Ao deseñar o simulador elixiuse un pipeline de 5 etapas debido á súa sinxeleza. A aproximación realizada foi dividir cada etapa en un módulo do simulador, salvando Decod e Write Back que se uniron por comodidade.




Figura 5.1: Figura onde se motra a estrutura do pipeline de 5 etapas.

5.3 Módulos do simulador

Os módulos principais, como se comentou no apartado anterior (5.2), son cada unha das 5 etapas, fusionando Decod e Write Back. No caso da etapa Execute, simplemente se creou unha *ALU*, encargada de realizar operacións de suma, resta e outras operacións lóxicas. Ademais, engadíronse varios módulos ao longo do proxecto. Para as operacións de multiplicación e división da extensión M, creouse un novo módulo conectado directamente con Decod, como se pode ver na figura 5.2. Separar estas funcionalidades permite organizar o traballo, ademais de simplificalo e facelo máis sinxelo de depurar. Para a extensión F, de forma análoga, existe un compoñente encargado de realizar todas as operacións de punto flotante simple, co seu propio banco de rexistros e tamén está segmentado (ver 5.3). Estes dous últimos módulos inclúen a posibilidade de parametrizar as súas instrucións, podendo elixir a latencia de determinadas instrucións ou cambiar o funcionamento do módulo (ver 5.4) grazas á que implementan un pipeline de instrucións, tal e como mostran as figura 5.2 e 5.3

5.4 Modos de operación

Coa fin de mellorar a calidade da simulación, decidiuse engadir no módulo de multiplicación a posibilidade de elixir entre dous modos de funcionamento. O primeiro limita de forma que, se hai unha multiplicación executándose, non se pode realizar ningunha outra operación




Figura 5.2: Figura onde se mostra a estrutura do pipeline do módulo de multiplicación segmentado.




Figura 5.3: Esquema do sistema onde se ve o pipeline do módulo de punto flotante.

no módulo. Isto pretende semellarse a un caso real, no que, por limitacións físicas, se empregan os mesmos circuitos para ambas operacións. O segundo modo permite que se realicen todas as multiplicacións necesarias, pero só unha división ao mesmo tempo, simulando que existe un circuito para as divisións e que este só pode realizar unha á vez.

5.5 Simulación de latencias

Á hora de executar código, existen varios axustes que se poden cambiar para simular distintos comportamentos típicos de RISC-V. Pódese modificar a latencia das operacións do módulo de multiplicación e punto flotante simple, as cales son:

- MUL
- MULH
- MULHU
- MULHSU
- DIV
- DIVU
- REM
- REMU
- FADD.S
- FSUB.S
- FMUL.S

Isto permite unha representación máis realista, xa que por defecto todas as instrucións no simulador teñen unha latencia dun ciclo durante a etapa de Execución. Sen embargo, na realidade, operacións máis complexas como as multiplicacións ou divisións levan varios ciclos. Tal e como se mostra nas figuras 5.2 e 5.3, ambos os dous módulos que permiten a parametrización das instrucións implementan o seu propio pipeline.

5.6 Sinais de hazard

Como sucede en todas as *arquitecturas* segmentadas, a execución de instrucións moitas veces vese limitada por dependencias. Isto é, non se pode continuar co programa porque a seguinte emprega algún rexistro que debe ser actualizado previamente, pero aínda non sucedeu

porque algunha operación anterior non acabou a súa execución. Para evitar esta situación, en moitos casos engádense burbullas, ciclos nos que non se fai ningún traballo para permitir que o resto de instrucións finalicen. O simulador replica este funcionamento, polo que para detectar estas dependencias emprega sinais de **hazard**.

Chámase hazard a calquera perigo que puidese causar un risco **Read After Write (RAW)**, **Write After Read (WAR)** ou **Write After Write (WAW)**. Polo que, para evitalo, débese detectar unha dependencia cunha suficiente antelación. A nosa solución neste caso foi empregar sinais nos módulos de punto-flotante, multiplicación e **ALU** conectados co módulo de decodificación. Se unha dependencia é detectada, o sinal enviará unha alerta ao módulo e este creará burbullas ata que non exista a dependencia.

Implementación

TRAS haber creado o deseño, é necesario realizar a implementación. Neste capítulo, trátanse os problemas afrontados, as solucións elixidas e as ferramentas empregadas.

6.1 Decisións á hora de implementar

Unha vez deseñado o proxecto, o seguinte paso é a implementación. Durante este proceso, buscáronse aproximacións a problemas que non se afrontaron na etapa de deseño. Por exemplo, para a implementación da instrución Fence, da extensión Zifencei, introducíronse sinais no módulo Decod conectadas con todos os módulos. Grazas a isto, pódese saber se hai algunha instrución executándose nalgún compoñente, o que permite atrasar a execución da seguinte. Así, garántese que todas as instrucións acabaron, simulando a barreira.

6.2 Instrucións implementadas

Como se comentou no capítulo 1.2, neste proxecto implementáronse as extensións M, F (parcialmente), Zifencei e Zicsr, ademais das funcionalidades da base RV32I. A continuación, unha lista das instrucións implementadas e a extensión á que pertencen:

Táboa 6.1: Extensións e instrucións.

Nome da operación
Extensión M — Multiplicación e división
<i>Mul</i>
<i>Mulh</i>

..... (continúa na páxina seguinte)

Táboa 6.1 – (vén da páxina anterior)

Nome da operación
<i>Mulhsu</i>
<i>Mulhu</i>
<i>Div</i>
<i>Divu</i>
<i>Rem</i>
<i>Remu</i>
Extensión F — Punto flotante en simple precisión
<i>Fadd.s</i>
<i>Fcvt.s.w</i>
<i>Fcvt.s.wu</i>
<i>Fcvt.w.s</i>
<i>Fcvt.wu.s</i>
<i>Flw</i>
<i>Fmul.s</i>
<i>Fmv.w.x</i>
<i>Fmv.x.w</i>
<i>Fsub.s</i>
<i>Fsw</i>
Extensión Zicsr — Acceso a rexistros CSR
<i>Csrrw</i>
<i>Csrrs</i>
<i>Csrrc</i>

..... (continúa na páxina seguinte)

Táboa 6.1 – (vén da páxina anterior)

Nome da operación
<i>Csrrwi</i>
<i>Csrrsi</i>
<i>Csrrci</i>
Extensión Zifencei – Sincronización de instrucións
<i>Fence.i</i>

6.3 Implementacións dos pipelines

Neste proxecto non se implementaron as unidades funcionais que están segmentadas como tal, polo que á hora de simular o retardo das instrucións, decidiuse empregar arrays para imitar o proceso dunha instrución atravesando o pipeline. Os ciclos necesarios para saír do array son a latencia, e unha vez fóra, as instrucións son procesadas. Adicionalmente, se nun ciclo a instrución que saíu é un **No Operation (NOP)**, búscase a anterior para que sexa executada.

6.4 Funcionalidades do simulador

Antes de comezar este proxecto, xa existía unha estrutura base deste simulador, implementando todas as funcionalidades básicas recollidas na base RV32I. Isto inclúe todas as instrucións de lectura e escritura de datos en memoria e rexistros, suma e resta (incluso con operandos inmediatos), operacións lóxicas, saltos e ramas. Esta primeira versión podía executar programas relativamente sinxelos.

Ao finalizar este traballo, engadíronse o módulo de multiplicación para a extensión M, o módulo de punto flotante simple para a extensión F e algunhas instrucións adicionais para as extensións Zicsr e Zifencei. Agora, permite a execución de multiplicacións, divisións e operacións con datos de tipo float, xunto fence e instrucións de tipo CSR.

6.5 Ferramentas empregadas

Durante o proxecto empregáronse 5 ferramentas: Segger, Visual Studio 2022, Git, GTK Wave e SystemC. A continuación, unha breve explicación do seu funcionamento, alternativas dispoñibles e comparativas explicando o porqué desta elección.

6.5.1 Segger Embedded Studio for RISC-V

Segger Embedded Studio for RISC-V é un [Integrated Development Environment \(IDE\)](#) que permite compilar para RISC-V, incluíndo obxectivos concretos como RV32, producir arquivos .elf e ver o código ensamblador. Foi principalmente empregado á hora de escribir código en C para [tests](#) ou [benchmarks](#). Ademais, o depurador permite ver código ensamblador coas direccións, polo que foi realmente útil á hora de encontrar bugs. Existen alternativas populares, como CLion de JetBrains co Toolchain de RISC-V, Visual Studio Code ou Eclipse. No caso de CLion é de pago, polo que é un gran punto en contra. Se ben a universidade ofrece claves, sería necesario engadir o toolchain de RISC-V para poder compilar código para RISC-V, facendo o proceso máis complexo. Visual Studio Code tampouco inclúe ferramentas de base, polo que sería necesario buscar plugins e configurar todo para que sexa apto. Por último, Eclipse cunha configuración avanzada tamén podería ser unha alternativa. Se ben o proceso de instalación non é complicado, non inclúe obxectivos determinados. Todo isto fai que Segger sexa a mellor alternativa, xa que inclúe obxectivos xa feitos e todas as ferramentas necesarias sen apenas modificacións.

6.5.2 Visual Studio 2022

Á hora de traballar no simulador con C++, o [IDE](#) elixido foi Visual Studio 2022. Entre as características máis destacables están: integración con Git, depuración con opcións avanzadas, bo funcionamento con GTK Wave e SystemC, ... Existen infinidade de alternativas, pero este foi o elixido por ser a elección máis habitual para este tipo de proxectos polo estudante. Ademais, xa fora empregado na asinatura de Codeseño [hardware/software](#) xunto a SystemC.

6.5.3 GTK Wave

Para solventar algúns dos problemas máis complexos, foi necesario empregar esta ferramenta. Este software permite, unha vez engadidas trazas no código, rexistrar os cambios de valor de sinais e variables para despois mostralas nun gráfico de ondas. Se ben non é moi popular, xa foi empregada nalgunha asinatura, polo que coñecela previamente foi imprescindible para elixila.

6.5.4 Git

Unha das ferramentas máis empregadas en todos os proxectos é Git. É un sistema de control de versións, polo que mediante repositorios crea un ficheiro onde se almacenan todos os cambios en distintos arquivos. Isto axuda a volver a versións anteriores en caso de erros nas modificacións máis recentes ou evitar a perda do traballo en caso de fallo do equipo de traballo.

6.5.5 SystemC

Ademais do xa mencionado na sección 3.3, engadir que as bibliotecas de SystemC son gratuítas, e integralas con Visual Studio é relativamente doado. Sen embargo, non se ofrecen precompiladas, e o usuario debe compilar o código fonte para cada unha das configuracións: Debug e Release. A correcta preparación do proxecto de Visual Studio fai que o compilador alterne entre ámbalas dúas versións automaticamente.

Probas e resultados

UNHA parte imprescindible de calquera proxecto é o período de probas ou testing, durante o cal se busca atopar bugs e comprobar que o funcionamento é o esperado e é correcto. Ao longo deste capítulo explicaranse os distintos exames aos que se someteu o simulador, o seu obxectivo, orixe e diferenzas fundamentais.

Asemade, a principal utilidade do simulador é guiar a implementación de arquitecturas RISC-V. Por este motivo, móstranse tamén como os resultados do simulador poden axudar a tomar, en pouco tempo, decisións vitais de cara á implementación.

7.1 Benchmarks

Unha vez implementada unha nova instrución ou un pipeline, é necesario comprobar que o funcionamento é o esperado. Para iso, empréganse diferentes métodos. Un deles son os benchmarks, diferentes probas que buscan crear casos habituais e incluso os máis extremos ou menos frecuentes. A fonte destes benchmarks é o repositorio de RISC-V [18]. Aquí existen diferentes programas orientados a probar determinadas funcións, como a multiplicación con [Sparse Matrix-Vector multiplication \(SpMV\)](#). Os benchmarks empregados durante o traballo son os que se mostran na táboa 7.1.

7.2 Tests propios

Ademais de empregar os benchmarks, foron creados varios exames buscando probar especificamente certas funcionalidades segundo fose necesario. Por exemplo, ningún dos benchmarks oficiais calcula o resto dun cociente, polo que foi necesario crear un novo que comprobe o seu correcto funcionamento. O concepto básico foi imitar algún benchmark de instrución atopado no repositorio oficial [18]. Como se ve no apéndice A.1, consiste en empregar código ensamblador embebido [19] para integrar a instrución no código en C. Ademais, compróbase

o resultado da operación gardando o que devolve e comparando co resultado esperado. Na súa maioría son bastante sinxelos; sen embargo, tendo en conta determinados casos que poderían ser problemáticos, serven para determinar se unha instrución está ben implementada.

7.3 Depuración

Chámase depuración ao proceso de revisión exhaustiva do software na busca da fonte dun erro. Calquera programa ben deseñado debería permitir a validación do seu funcionamento en calquera momento do proceso de desenvolvemento. No caso do noso simulador, a execución dos benchmarks non sempre foi satisfactoria. Os procesos de depuración necesarios foron de diversa complexidade. En ocasións, o depurador integrado no IDE de Visual Studio foi suficiente para detectar un resultado erróneo en pouco tempo. En outras ocasións, comprobar que un resultado era incorrecto non era inmediato, polo que era necesario comparar os resultados do simulador cos do depurador de Segger. Finalmente, algúns erros eran debidos a problemas de sincronización entre módulos, polo que visualizar as formas de onda era o único xeito de detectalos e resolvelos. Para isto, foi moi útil GTK Wave (ver 6.5.3) que permite visualizar as trazas dos sinais máis relevantes, para así ver como varían ciclo a ciclo e poder comparar de forma visual e sinxela.

Este procedemento non só é importante no sentido clásico de depuración, senón que engade un coñecemento moi valioso para a implementación. Por exemplo, no proceso preliminar de deseño podería pasar desapercibida unha dependencia de datos entre módulos. O simulador executaría os benchmarks de xeito defectuoso, e a depuración posterior desvelaría esa dependencia e melloraría o coñecemento da arquitectura.

7.4 Resultados numéricos

Tras finalizar o proxecto, pódese garantir que engadir novas extensións coas súas correspondentes novas instrucións non compromete o traballo anterior. O funcionamento do resto de módulos segue sendo correcto e o rendemento non se viu deteriorado en ningún momento.

Por outra parte, a posibilidade de modificar as latencias dalgunhas instrucións grazas á parametrización engadida, mostra como cambia o rendemento no conxunto dun programa. Por exemplo, á hora de executar o benchmark *SpMV* que realiza multiplicación de enteiros, obtemos resultados moi interesantes segundo as latencias. Isto é de gran importancia de cara á implementación, xa que os enxeñeiros teñen que tomar decisións razoadas sobre o rendemento da arquitectura e o custo de implementación.

Por exemplo, calcular unha multiplicación en 3 ciclos podería ser un 50% máis caro que implementala en 4 ciclos. Se o simulador mostra que a primeira opción é significativamente

máis rápida que a segunda, podería ser razoable asumir o custo engadido. Por outra banda, se a mellora de velocidade é despreziable, a segunda opción sería claramente máis atractiva. Este tipo de coñecemento non se pode obter de xeito analítico, senón coa execución de benchmarks, e o simulador permite tomar decisións antes do custoso proceso de implementación.

Como vemos na táboa 7.2, o número de ciclos de reloxo necesarios para executar o programa varía moito coa latencia das operacións. Nótese tamén que o número de instrucións é o mesmo en todos os casos. Un cambio na cantidade de operacións realizadas implicaría engadir novas instrucións dependendo da latencia de determinadas instrucións. Se ben se emiten instrucións **NOP** cando se detectan hazards, estas fan a función de burbullas, non se fai nada salvo pasar ao seguinte ciclo. Sen embargo, o tempo, isto é, o número de ciclos necesarios para executar o programa aumenta notablemente. Comparando o aumento de ciclos para a mesma latencia en mul e mulhu, dedúcese que se executan máis instrucións mul. O cal é razoable, xa que revisando o binario, vese que é correcto. Ademais, o test realiza multiplicacións de enteiros, e a operación mul é imprescindible para isto, mentres que mulhu encárgase da parte superior da multiplicación, innecesaria cando se empregan números pequenos.

Finalmente, destacar que a velocidade de simulación deste proxecto en comparación coa que se podería obter se **VHDL** ou Verilog fose empregado é moi superior. Por exemplo, o benchmark **SpMV** na versión que emprega enteiros execútase en apenas 10 segundos, mentres que a versión que emprega floats dura 30. En comparación, unha versión de RISC-V en **VHDL** necesita 10 veces máis tempo.

Nome do benchmark	Obxectivo
<i>SpMV (producto matriz-dispersa vector)</i>	Multiplicacións
<i>Median (mediana)</i>	Suma, comparacións e desplazamentos de datos
<i>Multiply (algoritmo de lapis e papel)</i>	Suma, resta, comparacións e desplazamentos de datos
<i>Qsort (ordeamento)</i>	Suma e comparacións con operando inmediato e desplazamentos de datos
<i>Rsort (ordeamento)</i>	Suma e comparacións con operando inmediato e desplazamentos de datos
<i>Vvadd (suma de vectores)</i>	Sumas

Táboa 7.1: Benchmarks empregados e con que fin.

Modificacións realizadas	Número de instrucións	Tempo
Versión empregando int		
<i>SpMV base</i>	85700	251557
<i>Latencia de mul = 5</i>	85700	256355
<i>Latencia de mul = 10</i>	85700	268350
<i>Latencia de mulhu = 5</i>	85700	251557
<i>Latencia de mulhu = 10</i>	85700	251557
<i>Latencia de mul = 5 e mulhu = 5</i>	85700	256355
Versión para float implementada en software con aritmética de enteiros		
<i>SpMV base</i>	285045	688817
<i>Latencia de mul = 5</i>	285045	698393
<i>Latencia de mul = 10</i>	285045	710363
<i>Latencia de mulhu = 5</i>	285045	693605
<i>Latencia de mulhu = 10</i>	285045	705575
<i>Latencia de mul = 5 e mulhu = 5</i>	285045	698393

Táboa 7.2: Rendemento do benchmarks SpMV segundo as latencia de distintas operacións e o tipo de dato.

Capítulo 8

Uso do simulador

NESTE capítulo explícase brevemente como empregar o simulador, explicando cómo xerar os arquivos .elf e empregar o simulador, así como interpretar os resultados.

O primeiro paso é empregar Segger Embedded Studio for RISC-V, aquí escribírase o código C para o programa que executará o simulador. Antes de compilar, tendo seleccionado no panel esquerdo Project [Nome do proxecto], débese modificar en Project -> Compiler como se mostra na 8.1, é necesario elixir a extensión correcta. Por exemplo, no caso de que se realicen multiplicacións, débese cambiar de RV32I (por defecto) a RV32IM (ver 8.2).




Figura 8.1: Opcións do proxecto.

Unha vez feito isto, Build -> Build Solution, como mostra a captura 8.3. Agora na carpeta Output Files, están varios arquivos, entre eles o executable con extensión .elf. É posible executar e depurar o código dentro do propio Segger, podendo así comprobar se o test está

correcto de forma rápida (ver 8.4).

Para o axuste de parámetros debemos ir á Visual Studio 2022, no ficheiro config.h, aparecen definidas constantes para a latencia de instrucións, co nomes que seguen o formato LatencyNomeInstrución, por exemplo LatencyMul, como se ve na captura 8.5. Finalmente, abrírase unha pantalla onde se mostrará que módulos están compilados, o tempo, o número de ciclos e o número de instrucións que levou o test. É importante revisar se o resultado é correcto, para isto, tal e como se mostra na 8.6 imprímese o valor do rexistro x10, onde se almacena un 0 se o resultado é o esperado ou calquera outro número se hai algún erro.

Para o proceso de depuración, como se comentou na sección 6.5.3 e 7.3, GTK Wave foi empregada para mostrar de forma gráfica os cambios de valores dos distintos sinais. Tamén engadía a posibilidade de ver os cambios de valor segundo o ciclo como se mostra na figura 8.7, o que fixo máis sinxelo solventar problemas de comunicación entre módulos ou de envío de alertas por hazards, por exemplo.




Figura 8.2: Elección da extensión correcta.




Figura 8.3: Compilación do proxecto.

CAPÍTULO 8. USO DO SIMULADOR




Figura 8.4: Captura coas opcións de depuración de Segger.




Figura 8.5: Cambio de parámetros en Config.h.

```

Consola de depuración de Mi
SystemC 2.3.1-Accellera --- Feb 16 2024 09:57:43
Copyright (c) 1996-2014 by all Contributors,
ALL RIGHTS RESERVED
coreRiscV: core
fetch: core.instFetch
decod: core.instDecod
alu: core.instAlu
dataMem: core.instDataMem
mul: core.instMul
pf_float: core.instPF_float
Tiempo: 963106 Numero de instrucciones: 399515
Valor de x10 = 0
La ejecucion es correcta

Info: /OSCI/SystemC: Simulation stopped by user.
Tiempo 33

C:\Users\Uni\Documents\Visual Studio 2022\Projects\TFG_RISC-V_SystemC\Debug\TFG_RISC-V.exe (proceso 8792) se cerró con e
l código 0 (0x0).
Presione cualquier tecla para cerrar esta ventana. . .|

```

Figura 8.6: Resultados tras ejecutar o benchmark SPMV.




Figura 8.7: Captura de GTK Wave onde mostran varios sinais e o eixo temporal.

Conclusións

DERRADEIRO capítulo da memoria, onde se presentará a situación final do traballo, as leccións aprendidas, a relación coas competencias da titulación en xeral e a mención en particular, posibles liñas futuras,...

9.1 Traballo futuro

Agora mesmo, o simulador ten implementadas todas as instrucións das extensións M (multiplicación/división), Zicsr, Zifencei e unha gran parte da extensión F (punto flotante simple). Poderíanse engadir máis extensións, como a A, D ou L. Da mesma forma, sería interesante simular a memoria e a súa xerarquía. A implementación actual non é moi realista xa que se trata dun sinxelo módulo que sempre escribe ou lee nun só ciclo. Tamén sería interesante incluír soporte para 64-bits, coa posibilidade de seguir parametrizando o simulador, polo que, por exemplo, o tamaño dos rexistros ou o funcionamento do módulo de decodificación veríanse afectados segundo a base empregada.

Apéndices

Material adicional

ESTE capítulo ten formato de apéndice, inclúe material adicional que non ten cabida no corpo principal do documento, como código de tests ou exemplos de módulos.

A.1 Exemplo de código de probas

```
1 #include <stdio.h>
2 #include <stdint.h>
3
4 // Función para emular la operación remu en RISC-V
5 int32_t remu(int32_t a, int32_t b) {
6     int32_t result = 0;
7     asm volatile ("remu %0, %1, %2" : "=r"(result) : "r"(a),
8         "r"(b));
9     return result;
10 }
11
12 // Funcion de prueba
13 void TEST_REMU(int id, int32_t expected, int32_t a, int32_t b,
14     int32_t *res) {
15     int32_t result = remu(a, b);
16     if (result != expected) {
17         (*res)++;
18     }
19 }
20
21 int main(){
22     int res = 0;
23
24     TEST_REMU( 1,  2,  20,  6, &res );
25     TEST_REMU( 2,  2, -20,  6, &res );
26     TEST_REMU( 3, 20,  20, -6, &res );
```

```

25 TEST_REMU( 4, -20, -20, -6, &res );
26
27 TEST_REMU( 5,      0, -1<<31,  1, &res );
28 TEST_REMU( 6, -1<<31, -1<<31, -1, &res );
29
30 return res;
31 }

```

A.2 Módulo de multiplicación

A continuación móstrase o código do módulo de multiplicación, composto polo ficheiro de cabeceira e o correspondente corpo.

```

1  #ifndef MUL_H
2  #define MUL_H
3
4  #include "systemc.h"
5  #include "structsRV.h"
6  #include "config.h"
7  #include "auxFuncs.h"
8
9
10 SC_MODULE(mul) {
11 public:
12
13     sc_in <bool> clk, rst;
14     sc_in <instruction> I;
15
16     // Hazard detection from Decod
17     sc_in <sc_uint<5>> rs1In, rs2In;
18     sc_out <bool> hzrdRs1Out, hzrdRs2Out;
19
20     sc_out <bool> readyFenceMulOut;
21
22     sc_out <instruction> instOut;
23
24
25     void multiplication();
26
27     void hazardDetection();
28
29     SC_CTOR(mul) {
30         cout << "mul: " << name() << endl;
31
32         // NOP

```

```

33     INST = createNOP();
34
35     SC_METHOD(multiplication);
36     sensitive << clk.pos();
37
38     SC_METHOD(hazardDetection);
39     sensitive << rs1In << rs2In << fire;
40
41     fire.write(true);
42
43 }
44
45 private:
46
47     instruction INST;
48     sc_signal <bool> fire;
49
50     instruction pipeline[pipelineSizeMul];
51
52     bool pipelineFull = false;
53     bool flagDiv = false;
54
55 };
56
57 #define MUL 16
58 #define MULH 17
59 #define MULHSU 18
60 #define MULHU 19
61 #define DIV 20
62 #define DIVU 21
63 #define REM 22
64 #define REMU 23
65
66 #endif

```

```

1 #include "mul.h"
2 #include "alu.h"
3
4
5 // COMPLETELY SEGMENTED
6 void mul::multiplication() {
7
8     sc_int <32> A, B, res;
9     sc_uint <5> opCode;
10    short target;
11    double tiempo;

```

```

12
13 tiempo = sc_time_stamp().to_double() / 1000.0;
14
15 if (rst.read()) {
16
17     // NOP
18     INST = createNOP();
19     instOut.write(INST);
20
21     // empty pipeline
22     for (int i = 0; i < pipelineSizeMul; i++) {
23         pipeline[i] = createNOP();
24     }
25
26
27 } else {
28
29     // Get data
30     INST = I.read();
31
32     A = INST.opA;
33     B = INST.opB;
34     target = INST.rd;
35     opCode = INST.aluOp;
36
37     // Independant pipeline for each instruction
38     int cyclesInPipeline = 0;
39     instruction output = pipeline[0];
40
41     for (int i = 0; i < pipelineSizeMul - 1; i++) {
42
43         cyclesInPipeline = pipelineSizeMul - i;
44
45         if (pipeline[i].wReg &&
46             getLatencyOp(pipeline[i].aluOp, pipeline[i].target) <=
47             cyclesInPipeline) {
48
49             output = pipeline[i];
50             pipeline[i] = createNOP();
51
52             // Div in output
53             if (pipeline[i].aluOp == DIV || pipeline[i].aluOp == DIVU ||
54                 pipeline[i].aluOp == REM || pipeline[i].aluOp == REMU ) {
55                 flagDiv = false;
56                 pipelineFull = false;
57             }
58         }
59     }
60 }

```

```

56         break;
57     }
58 }
59
60 if (output.aluOp != 0) {
61     pipelineFull = false;
62 }
63
64 instOut.write(output);
65
66 // Loop to shift pipeline content
67 // Pos 0: exit
68 // Pos latencyMUL-1: newElement
69 for (int i = 0; i < pipelineSizeMul - 1; i++) {
70     pipeline[i] = pipeline[i + 1];
71 }
72
73 sc_int<64> tmp = 0;
74
75 // Operate
76 switch (opCode)
77 {
78     case MUL:
79         tmp = ((sc_int<32>)A) * ((sc_int<32>)B);
80         INST.aluOut = INST.dataOut = tmp(31,0);
81         strcpy(INST.desc, "mul");
82         break;
83
84     case MULH:
85         tmp = ((sc_int<32>)A) * ((sc_int<32>)B);
86         INST.aluOut = INST.dataOut = tmp(63,32);
87         strcpy(INST.desc, "mulh");
88         break;
89
90     case MULHU:
91         tmp = ((sc_uint<32>)A) * ((sc_uint<32>)B);
92         INST.aluOut = INST.dataOut = tmp(63, 32);
93         strcpy(INST.desc, "mulhu");
94         break;
95
96     case MULHSU:
97         tmp = ((sc_int<32>)A) * ((sc_uint<32>)B);
98         INST.aluOut = INST.dataOut = tmp(63, 32);
99         strcpy(INST.desc, "mulhsu");
100        break;
101

```

```

102     case DIV:
103         if (B == 0) {
104             cerr << "Divider can't be 0 " << endl;
105         }
106         INST.aluOut = INST.dataOut = ((sc_int<32>)A) /
107         ((sc_int<32>)B);
108         strcpy(INST.desc, "div");
109         flagDiv = true;
110         break;
111
112     case DIVU:
113         if (B == 0) {
114             cerr << "Divider can't be 0 " << endl;
115         }
116         INST.aluOut = INST.dataOut = ((sc_uint<32>)A) /
117         ((sc_uint<32>)B);
118         strcpy(INST.desc, "divu");
119         flagDiv = true;
120         break;
121
122     case REM:
123         if (B == 0) {
124             cerr << "Divider can't be 0 " << endl;
125         }
126         INST.aluOut = INST.dataOut = ((sc_int<32>)A) %
127         ((sc_int<32>)B);
128         strcpy(INST.desc, "rem");
129         flagDiv = true;
130         break;
131
132     case REMU:
133         if (B == 0) {
134             cerr << "Divider can't be 0 " << endl;
135         }
136         INST.aluOut = INST.dataOut = ((sc_uint<32>)A) %
137         ((sc_uint<32>)B);
138         strcpy(INST.desc, "remu");
139         flagDiv = true;
140         break;
141
142     default:
143         INST = createNOP();
144         break;
145 }
146
147 // New instruction

```

```

144     pipeline[pipelineSizeMul - 1] = INST;
145
146 }
147 fire.write(!fire.read());
148 }
149
150 void mul::hazardDetection() {
151
152     int rs1 = rs1In.read();
153     int rs2 = rs2In.read();
154
155
156     bool aux1 = false,
157          aux2 = false;
158
159     int cont = 0;
160     bool emptyPipeline = false;
161
162     // Prevents RAW
163     for (int i = 0; i < pipelineSizeMul; i++) {
164
165         if (pipeline[i].wReg) {
166
167             if (rs1 == pipeline[i].rd) {
168                 aux1 = true;
169             }
170
171             if (rs2 == pipeline[i].rd) {
172                 aux2 = true;
173             }
174         }
175         else {
176             cont++;
177         }
178     }
179
180     if (instOut.read().wReg) {
181
182         if (rs1 == instOut.read().rd) {
183             aux1 = true;
184         }
185
186         if (rs2 == instOut.read().rd) {
187             aux2 = true;
188         }
189     }

```



```

190     else {
191         emptyPipeline = true;
192     }
193
194     #if SOLO_10P
195
196     if (I.read().wReg) {
197         int opCode = I.read().aluOp;
198
199         if (isMulModuleOp(opCode)) {
200             aux1 = aux2 = true;
201             pipelineFull = true;
202         }
203         else if (!pipelineFull) {
204             aux1 = aux2 = false;
205         }
206     }
207     else {
208         emptyPipeline = emptyPipeline && true;
209     }
210
211
212     #else
213
214     if (I.read().wReg) {
215         int opCode = I.read().aluOp;
216
217         if (flagDiv && isMulModuleOp(opCode)) {
218             if (opCode == DIV || opCode == DIVU || opCode == REM ||
219                 opCode == REMU) {
220                 aux1 = aux2 = true;
221             }
222             else {
223                 aux1 = aux2 = false;
224             }
225         }
226         else {
227             aux1 = aux2 = false;
228             emptyPipeline = emptyPipeline && true;
229         }
230     }
231
232     #endif
233
234     if (cont == pipelineSizeMul && emptyPipeline) {
235         readyFenceMulOut.write(true);
236     }

```

```
235     else {  
236         readyFenceMulOut.write(false);  
237     }  
238  
239     hzrdRs1Out.write(aux1);  
240     hzrdRs2Out.write(aux2);  
241 }
```

Relación de Acrónimos

ALU Arithmetic and Logical Unit. [13](#), [16](#)

ARM Advanced RISC Machine. [1](#)

CSR Control, Status and Register. [5](#), [19](#)

HDL Hardware Description Language. [6](#)

IDE Integrated Development Environment. [20](#), [23](#)

IoT Internet of Things. [1](#), [4](#)

ISA Instruction Set Architecture. [1](#), [4](#)

ISS Instruction Set Simulator. [7](#)

NOP No Operation. [19](#), [24](#)

RAW Read After Write. [16](#)

RISC Reduced Instruction Set Computing. [12](#)

RTL Register Transfer Level. [7](#), [12](#)

SpMV Sparse Matrix-Vector multiplication. [22–24](#)

TLM Transaction-Level Modeling. [7](#), [12](#)

VHDL VHSIC (Very High Speed Integrated Circuit) HDL. [6](#), [7](#), [12](#), [24](#)

WAR Write After Read. [16](#)

WAW Write After Write. [16](#)

Glosario

arquitecturas No contexto da informática, refírese ao deseño e estrutura dun conxunto de circuítos e outros compoñentes dos que se compón un sistema. [15](#)

benchmarks Examen que se realiza coa fin de comprobar que un programa funciona sen erros e producindo a saída correcta. [20](#)

bits Unidade mínima de información en informática, é un díxito do sistema binario, polo que pode valer 0 ou 1. [4](#)

chips Conxunto de circuítos integrados dentro dunha pequena peza de material semiconductor, co que se realizan varias funcións en ordenadores e outros dispositivos electrónicos. [1](#)

hardware Partes físicas dun sistema informático, formado por todos os compoñentes electrónicos, circuítos e periféricos. [20](#)

hazard Risco producido por unha dependencia RAW, WAR ou WAW. Pode chegar a causar erros na execución dun programa informático. [16](#)

meta-linguaxe Engadir funcionalidades á unha linguaxe mediante librarías e conxuntos de macros. [7](#)

software Conxunto de compoñentes lóxicos que permiten realizar determinadas funcións nun equipo tecnolóxico. [20](#)

tests Proba mediante a cal se revisa que o funcionamento dun programa é o esperado. Tipicamente, busca simular casos reais de execución. [20](#)

Bibliografía

- [1] P. Valerio, “Reshaping the Landscape of IoT with RISC-V,” consultado o 25 de xuño de 2025. [En liña]. Dispoñible en: <https://web.archive.org/web/20250622211928/https://www.eetimes.com/reshaping-the-landscape-iot-with-risc-v/>
- [2] J. Pastor, “RISC-V necesitaba dar un paso de gigante para competir con ARM. Acaba de hacerlo gracias a Google,” consultado o 25 de xuño de 2025. [En liña]. Dispoñible en: <https://web.archive.org/web/20250622212131/https://www.xataka.com/moviles/risc-v-necesitaba-dar-paso-gigante-para-competir-arm-acaba-hacerlo-gracias-a-google>
- [3] RARS, “RARS – RISC-V Assembler and Runtime Simulator,” consultado o 25 de xuño de 2025. [En liña]. Dispoñible en: <https://github.com/TheThirdOne/rars>
- [4] RISC-V International, “Spike,” consultado o 25 de xuño de 2025. [En liña]. Dispoñible en: <https://github.com/riscv-software-src/riscv-isa-sim>
- [5] Màrius Montón, “RISC-V-TLM,” consultado o 25 de xuño de 2025. [En liña]. Dispoñible en: <https://github.com/mariusmm/RISC-V-TLM>
- [6] Chisel, “Chisel,” consultado o 25 de xuño de 2025. [En liña]. Dispoñible en: <https://www.chisel-lang.org/>
- [7] ChipVerify, “Introduction to verification,” consultado o 25 de xuño de 2025. [En liña]. Dispoñible en: <https://www.chipverify.com/tutorials/verification>
- [8] J. R. Scott, “RISC-V Designs,” consultado o 25 de xuño de 2025. [En liña]. Dispoñible en: <https://johnrscott.github.io/rvdocs/single-cycle/0.1.0/verification/verification.html>
- [9] Wikipedia, “RISC-V,” consultado o 25 de xuño de 2025. [En liña]. Dispoñible en: <https://es.wikipedia.org/wiki/RISC-V>
- [10] A. Waterman, “Design of the RISC-V Instruction Set Architecture,” Ph.D. dissertation, EECS Department, University of California, Berkeley, Jan 2016. [En liña]. Dispoñible en: <http://www2.eecs.berkeley.edu/Pubs/TechRpts/2016/EECS-2016-1.html>

- [11] RISC-V International, “RISC-V Ratified Extensions,” consultado o 25 de xuño de 2025. [En liña]. Dispoñible en: <https://riscv.org/specifications/ratified/>
- [12] Bharath Suresh, “Evolution of HDLs - Part 1: The birth of VHDL and Verilog,” consultado o 25 de xuño de 2025. [En liña]. Dispoñible en: <https://chipinsights.substack.com/p/evolution-of-hdls-part-1-the-birth>
- [13] “Ieee standard for systemverilog–unified hardware design, specification, and verification language,” *IEEE Std 1800-2017 (Revision of IEEE Std 1800-2012)*, pp. 1–1315, 2018.
- [14] Accellera Systems Initiative Inc., “SystemC,” consultado o 25 de xuño de 2025. [En liña]. Dispoñible en: <https://systemc.org/>
- [15] Ministerio de Trabajo y Economía Social, “Boletín Oficial del Estado: miércoles 26 de julio de 2023, Núm. 177,” consultado o 25 de xuño de 2025. [En liña]. Dispoñible en: <https://www.boe.es/boe/dias/2023/07/26/pdfs/BOE-A-2023-17238.pdf>
- [16] Wikipedia, “Register-Transfer Level,” consultado o 25 de xuño de 2025. [En liña]. Dispoñible en: https://en.wikipedia.org/wiki/Register-transfer_level
- [17] Wikipedia, “Segmentación de instrucciones,” consultado o 25 de xuño de 2025. [En liña]. Dispoñible en: https://es.wikipedia.org/wiki/Segmentaci%C3%B3n_de_instrucciones
- [18] RISC-V International, “RISC-V Benchmarks,” consultado o 25 de xuño de 2025. [En liña]. Dispoñible en: <https://github.com/riscv-software-src/riscv-tests>
- [19] GCC GNU, “Extended ASM using the GNU Compiler Collection (GCC),” consultado o 25 de xuño de 2025. [En liña]. Dispoñible en: <https://gcc.gnu.org/onlinedocs/gcc/Extended-Asm.html>