Ⅰ.实验目的：

1. 理解并掌握如何用芯片实现模拟抢答电路
2. 完善模拟电路的抢答、记分、倒计时功能
3. 理解实验中使用芯片的原理并掌握芯片的使用方法

Ⅱ.实验设备

1.74LS192-四位同步计数器——5 片
2.74LS47N-七段译码器——6 片
3.74LS175N-六 D 触发器——1 片
4.Multisim 虚拟仿真软件
5.数码显示管——6 个

Ⅲ.实验原理：

(1) 芯片介绍：

1. 74LS192N-四位同步计数器：

74LS192 是双时钟方式的十进制可逆计数器。(BCD)。
LD 为预置输入控制端，异步预置。
CR 为复位输入端，高电平有效，异步清除。
CO 为进位输出：1001 状态后负脉冲输出，
BO 为借位输出：0000 状态后负脉冲输出。
真值表如下：

输入								输出			
MR	$\overline{PL}$	CP_U	CP_D	P3	P2	P1	P0	Q3	Q2	Q1	Q0
1	×	×	×	×	×	×	×	0	0	0	0
0	0	×	×	d	c	b	a	d	c	b	a
0	1		1	×	×	×	×	加计数			
0	1	1		×	×	×	×	减计数			

实验中，用于实现倒计时和计算累计分数功能。

倒计时：实际原理为减计时，预置芯片输入引脚为 1001（BCD），当有选手抢答后，LD 置 1，脉冲信号持续输入，开始倒计时，倒计时结束时，BO 输出负脉冲信号，脉冲信号源输入截断，计时结束。当主持人下达清零指令时，重新归为 9。等待下次倒计时。

累计计分：实际原理为加计时，预置芯片输入引脚为 0000（BCD），当选手抢答成功，输入一段脉冲信号，功能执行一次，分数加一。

2. 74LS175-四 D 触发器

74ls175 是常用的六 D 触发器集成电路，里面含有 4 组 D 触发器，可以用来构成寄存器,抢答器等功能部件。功能表如下：

输 入						输 出			
R_D	CP	$1D$	$2D$	$3D$	$4D$	$1Q$	$2Q$	$3Q$	$4Q$
L	×	×	×	×	×	L	L	L	L
H	↑	$1D$	$2D$	$3D$	4D	$1D$	$2D$	$3D$	$4D$
H	H	×	×	×	×	保 持			
H	L	×	×	×	×	保 持			

实验中用以实现抢答并封锁其他选手抢答权限的功能。



1D-4D 分别对应四组选手，1Q-4Q 分别为对应输出，当输入为高电平则输出为高电平否则为低电平。1~Q-4~Q 为输出的取反。

~CLR 仅在高电平时使芯片工作，主持人即利用这一特性下达抢答开始命令。
CLK 接通，只要不是脉冲信号，无论高低电平，就会保持现状，实现封锁其他选手抢答权限功能。

（2）接线示意图：



蓝线为界，左边实现记分功能，右侧绿线为界，上端实现抢答与显示组号功能，下端实现倒

计时功能。

抢答功能：



主持人开关置于下端时置零，置于上端时开始抢答。抢答的结果会传递给 74LS47N 进行译码并通过数码管显示，抢答输出的取反结果通过 4 与门后再和脉冲信号通过与门。实际上，一旦有人抢答，脉冲信号就会被截断，此时 CLK 为低电平，芯片保持现状，实现锁存。

记分功能：



预置 A-D 为 0000（BCD），UP 端接抢答成功后输出的信号，若成功，实现一次加计时。并将结果 QA-QD 输出至 74LS47N 译码后通过数码管输出。

倒计时功能：



左上角的四与门输出后接非门，若有人抢答，~LOAD 置 1，开始工作，脉冲信号不断输入，实现倒计时，输出结果 QA-QD 接 74LS47N，结果通过数码管显示。计时结束，~BO 输出负脉冲信号，与门输出结果为零，倒计时结束，并停止在数 0。

实现原理图如下：



思考题：记分功能存在缺陷：每次抢答成功后小组直接加分，不符合实际抢答答题规则。如何实现抢答成功后由主持人决定抢答成功的小组是否加分？

解决方案：在原有电路图上对记分功能进行优化，对记分输入进行处理。在原有基础上再添加一个开关，做主持人决定小组是否加分的按钮，只有当小组抢答成功且主持人下达加分指令时，才会加分。
实现途径：在 74LS175 的 1-4Q 输出端分别与同一电源输出做 4 个与门，只有抢答成功的小组且得到主持人同意后才会进行加分操作。记分功能由此比较符合实际运用需要。
实现细节如下：

四个与门的一个输入端均连接电源输出端，该电源输出受主持人控制。四个与门的另一输入端分别连接抢答输出的 1-4Q。

最终电路图如下：



Ⅳ.实验小结

同济大学实验报告纸

软件工程 专业 2022 届 4 班 姓名 程华祚 第 4 组 同组人员 学号:2250916

课程名称 计算机组成原理实验 实验名称 数字逻辑设计实验 实验日期 2023 年 11 月 9 日

第四小组：李紫浩、冯浩呆、程华祚

设计小结

1.方案设计：

项目目的旨在实现用芯片模拟抢答电路。为了更好地实现目的，我们先将电路功能分为三个子功能：1.抢答功能，2.倒计时功能，3.计分功能。2、3功能受限于1抢答功能，只有当抢答功能正常时，后二者功能才可以正常实现。所以划定三个功能的接口和先后：抢答成功 → 开始倒计时 → 计分。

子功能1应具有以下功能：某组抢答后封锁其它组权限并将抢答成功组组号显示。

子功能2应具有以下功能：抢答成功的信号作为倒计时开始信号，倒计时开始。

子功能3应具有以下功能：抢答成功组可加分。

分别根据各功能搭建子电路，并通过各子电路接口合成目标电路。

2.项目完成情况：

按设计方案连接电路后，电路可相应完全各功能。抢答功能可实现4个小组抢答，倒计时电路可实现9秒的倒计时，计分功能可实现4个小组的各个分值累加及显示。

不足：计分功能实现得不现实不贴合实际。模拟电路中抢答成功即加分的设计不合理。

3.项目设计中的探索

在使用Multisim虚拟仿真软件时，加入脉冲信号

源后应调试好板子，并在必要处添加电阻和各种开关。

接线过程中应注意各线路之间的关系和应该实现的接入端口的"0"和"1"。必须对各个元件功能进行详尽划分和功能探索。

在实现计分功能时，可先对某组进行设计，然后仅需对已有方案进行拓展和升级，实现四组的计分功能。在连接电路时应尽量避免线路重叠，具有相似功能的线路应放置同一端且具有相似接线路径。

七思考与改进

在设计电路时应充分考虑实际应用情况，加入各种特殊情况进行分析与讨论。不能仅仅为电路搭建而搭建。各个元件和电路线路的接连应该全面而高效，要准确地判断线路端口的输入和输出。线路的搭建应尽量简洁而高效。

改进：对电路不足点：计分功能实现不合理点进行改进。可多加一个主持人键位，当主持人下达抢答命令后，某组抢答成功后只有当主持人下达加分功能后才进行加分。

可增加更多的功能：如二位数的倒计时、二位数的加分。

总体而言：设计电路应更注重实际性和高效性，不能脱离实际情况。