CACHE MEMORY SIMULATOR RTL

BẢNG GIAO TIẾP GIỮA CÁC MODULE (INTERFACE TABLE)

- Vai trò: Người 1 – System Design & Integration.
- Mục đích: Thống nhất tên tín hiệu, độ rộng bit, chiều tín hiệu và chức năng trước khi tích hợp các module Verilog.

1. CẤU HÌNH THIẾT KẾ ĐANG DÙNG ĐỂ LẬP BẢNG

Thông số	Giá trị giả định
Kiểu ánh xạ	Direct-Mapped
Độ rộng địa chỉ	8 bit
Độ rộng dữ liệu	8 bit
Số Cache Lines	4
Số bit Tag	6 bit
Số bit Index	2 bit
Offset	0 bit (mỗi line chứa 1 byte)

2. GIAO TIẾP BÊN NGOÀI CỦA HỆ THỐNG (CPU/TESTBENCH ↔ CACHE_TOP)

Tín hiệu	Độ rộng	Chiều tại cache_top	Chức năng
clk	1 bit	Input	Xung clock đồng bộ hệ thống
rst	1 bit	Input	Reset hệ thống
cpu_addr	8 bit	Input	Địa chỉ CPU yêu cầu truy cập
cpu_wr_data	8 bit	Input	Dữ liệu CPU gửi khi ghi
cpu_rd	1 bit	Input	Yêu cầu đọc dữ liệu
cpu_wr	1 bit	Input	Yêu cầu ghi dữ liệu
cpu_rd_data	8 bit	Output	Dữ liệu trả về CPU
cpu_ready	1 bit	Output	Báo giao dịch hoàn thành
cache_hit	1 bit	Output	Báo tìm thấy dữ liệu trong Cache
cache_miss	1 bit	Output	Báo không tìm thấy dữ liệu

3. GIAO TIẾP ADDRESS DECODER.

Tín hiệu	Độ rộng	Chiều	Chức năng
cpu_addr	8 bit	Input	Địa chỉ đầu vào từ CPU
tag	6 bit	Output	Phần Tag = cpu_addr[7:2]
index	2 bit	Output	Phần Index = cpu_addr[1:0], chọn 1 trong 4 Cache Lines

4. GIAO TIẾP CACHE CONTROLLER ↔ TAG/VALID ARRAY.

Tín hiệu	Độ rộng	Chiều đề xuất	Chức năng
tag_index	2 bit	Output từ Controller	Chọn line cần kiểm tra hoặc cập nhật
tag_in	6 bit	Input vào Tag Array	Tag mới lấy từ địa chỉ CPU khi refill
tag_out	6 bit	Output từ Tag Array	Tag đang lưu tại line được chọn
valid_in	1 bit	Input vào Tag Array	Giá trị Valid cần ghi
valid_out	1 bit	Output từ Tag Array	Cho biết line đã chứa dữ liệu hợp lệ
tag_we	1 bit	Output từ Controller	Cho phép ghi Tag/Valid Array

5. GIAO TIẾP CACHE CONTROLLER ↔ CACHE DATA ARRAY

Tín hiệu	Độ rộng	Chiều đề xuất	Chức năng
data_index	2 bit	Output từ Controller	Chọn một trong 4 Cache Lines
cache_data_in	8 bit	Input vào Data Array	Dữ liệu ghi vào Cache khi CPU ghi hoặc refill
cache_data_out	8 bit	Output từ Data Array	Dữ liệu đọc từ Cache
data_we	1 bit	Output từ Controller	Cho phép ghi Cache Data Array

6. GIAO TIẾP CACHE CONTROLLER ↔ MAIN MEMORY MODEL.

Tín hiệu	Độ rộng	Chiều đề xuất	Chức năng
mem_addr	8 bit	Output từ Controller	Địa chỉ truy cập bộ nhớ chính
mem_rd	1 bit	Output từ Controller	Yêu cầu đọc bộ nhớ chính
mem_wr	1 bit	Output từ Controller	Yêu cầu ghi bộ nhớ chính
mem_wr_data	8 bit	Output từ Controller	Dữ liệu gửi tới bộ nhớ chính khi ghi
mem_rd_data	8 bit	Input vào Controller	Dữ liệu bộ nhớ chính trả về
mem_ready	1 bit	Input vào Controller	Báo cáo bộ nhớ chính hoàn toàn thao tác.

7. QUY ƯỚC HOẠT ĐỘNG CẦN NHÓM THỐNG NHẤT

Các quy ước hoạt động của Cache Memory Simulator RTL:

1. **Cache Hit:** Xảy ra khi Valid Bit bằng 1 và Tag lưu trong Cache trùng với Tag của địa chỉ CPU yêu cầu.
2. **Cache Miss:** Xảy ra khi Valid Bit bằng 0 hoặc Tag lưu trong Cache không trùng với Tag yêu cầu.
3. **Index:** Dùng để xác định Cache Line cần truy cập. Với 4 Cache Lines, Index có độ rộng 2 bit.
4. **Tag:** Dùng để xác định dữ liệu trong Cache có tương ứng với địa chỉ CPU yêu cầu hay không. Với cấu hình hiện tại, Tag có độ rộng 6 bit.
5. **Offset:** Có độ rộng 0 bit vì mỗi Cache Line chỉ lưu một byte dữ liệu.
6. **Main Memory:** Được sử dụng để cung cấp dữ liệu khi xảy ra Cache Miss.

7. **Reset:** Đưa hệ thống về trạng thái ban đầu và xóa trạng thái Valid của các Cache Lines.
8. **Write Policy:** Nhóm cần thống nhất chính sách ghi dữ liệu (Write-through hoặc Write-back) và chính sách cấp phát khi ghi (Write-allocate hoặc No-write-allocate).

8. CÁC YÊU CẦU CẦN XÁC NHẬN TRƯỚC KHI TÍCH HỢP.

Checklist kiểm tra hệ thống Cache Memory Simulator RTL:

☐ Xác nhận cấu hình địa chỉ 8 bit và dữ liệu 8 bit.

☐ Xác nhận Cache có 4 Cache Lines.

☐ Xác nhận kiểu ánh xạ Direct-Mapped.

☐ Thống nhất tên module và tên tín hiệu giữa các thành viên.

☐ Kiểm tra độ rộng bit của các tín hiệu.

☐ Kiểm tra chiều Input và Output của từng module.

☐ Thống nhất quy ước Reset và Clock.

☐ Kiểm tra kết nối giữa Cache Controller, Cache Memory và Main Memory.

☐ Xác nhận chính sách ghi dữ liệu.

☐ Kiểm tra toàn bộ hệ thống bằng ModelSim.