설계 사양서

SPI Mode 0 Master/Slave RTL + Asynchronous FIFO CDC Bridge

DOCUMENT	REVISION	TARGET FPGA
8-bit SPI Master/Slave with Async FIFO	v1.1 · 2026-10-23 · RTL 정합 개정	XC7Z010-1CLG400C

01 개요

`spi_bridge_top` 은 FPGA 내부 SPI Master(`spi_master`)가 만든 8-bit SPI 프레임을 SPI Slave(`spi_slave`)가 수신하고, ACLK 를 ÷4 분주해 만든 SCLK domain 과 ACLK domain 사이를 Async FIFO 로 crossing 하여 Register Block 에서 사용하는 구조이다. SPI Master/Slave 는 칩 내부에서 직접 연결되어 외부 SPI 핀이 없으며, 관측용 `o_dbg_*` 핀만 노출한다. 호스트는 8-bit register bus(`i_bus_*` / `o_bus_rdata`)로 접근한다.
AXI4-Lite/Zynq PS 연동은 선택 확장이며 현재 RTL 에는 구현되어 있지 않다.

용어: '사양 목표' = ACLK 100 MHz / SCLK 25 MHz (기능 사양). '합성 스트레스' = SDC 의 ACLK 1.0 ns (1 GHz) / SCLK 250 MHz (타이밍 여유 평가용). 두 값은 서로 다른 목적이며 혼용하지 않는다.

02 시스템 블록 다이어그램




그림 1. 시스템 블록 다이어그램 — spi_bridge_top (RX FIFO 16-depth / TX FIFO 4-depth, SCLK = ACLK ÷ 4)

03 동작 사양

항목	사양	비고
SPI Mode	Mode 0	CPOL=0, CPHA=0 (Master/Slave 공통)
Sampling / Shift Edge	Rising / Falling	MOSI·MISO sample = SCLK↑, MOSI(Master)·MISO(Slave) 갱신 = SCLK↓
Data Width / Bit Order	8 bit, MSB First	Master 는 CS_N 1 회 Low 당 1 byte. Slave 는 CS_N Low 동안 byte 연속 수신 가능
SCLK 생성	ACLK ÷ 4 (`sclk_gen`)	ACLK 에서 파생된 generated clock (독립 클럭 아님). FPGA 에서는 BUFG 경유
ACLK / SCLK (사양 목표)	100 MHz / 25 MHz	합성 SDC 의 1 GHz 는 스트레스 조건 (§10)
RX FIFO	8-bit × 16-depth	SCLK(write) → ACLK(read), `u_rx_fifo`, ADDR_WIDTH=4
TX FIFO	8-bit × 4-depth	ACLK(write) → SCLK(read), `u_tx_fifo`, ADDR_WIDTH=2

04 인터페이스 신호

Top-level 인터페이스 (`spi_bridge_top`)

신호	방향	폭	Domain	설명
`ACLK`	Input	1	ACLK	FPGA 시스템 클럭 (100 MHz target)
`ARESETn`	Input	1	Async	전역 비동기 active-low reset (domain 별 `reset_sync` 로 동기 해제)
`i_bus_addr`	Input	8	ACLK	Register 주소 (8-bit 전체 decode)
`i_bus_wr_en`	Input	1	ACLK	Register write enable (1 ACLK)
`i_bus_wdata`	Input	8	ACLK	Write data
`i_bus_rd_en`	Input	1	ACLK	Read enable. RX_DATA_REG 읽기 시 소비(pop)에만 사용되며, 읽기 데이터 자체는 주소로 선택됨
`o_bus_rdata`	Output	8	ACLK	Read data (조합 출력)
`o_overflow`	Output	1	ACLK	RX FIFO overflow sticky flag (= STATUS[4])
`o_rx_valid`	Output	1	ACLK	RX_DATA 버퍼 유효 표시 (= STATUS[3])
`o_dbg_sclk / cs_n / mosi / miso`	Output	1×4	SCLK	내부 SPI 버스 관측 전용(선택). SDC 에서 false path

내부 SPI 신호 (SCLK domain): SCLK = `sclk_gen` 출력(FPGA: BUFG), CS_N·`MOSI` = Master→Slave (Master 가 SCLK↓ 갱신, Slave 가 SCLK↑ 샘플), `MISO` = Slave→Master (Slave 가 SCLK↓ 갱신, Master 가 SCLK↑ 샘플).

05 SPI Master 동작


`spi_master` 는 register/FIFO 와 연결되지 않은 자동(free-running) 프레임 생성기이다. 리셋이 해제되면 `IDLE_GAP`(기본 8) SCLK 동안 CS_N 을 High 로 유지한 뒤, CS_N 을 Low 로 내리고 1 byte 를 전송하는 동작을 반복한다.

State	지속	동작 / 전이
`IDLE`	8 SCLK	`o_cs_n`=1, `idle_cnt` 증가. `idle_cnt == IDLE_GAP-1` 이면 `o_cs_n`←0, `r_shift_out`←`r_tx_byte` 로 적재하고 CS_SETUP 으로 전이
`CS_SETUP`	2 SCLK	CS_N Low 안정화 구간 → SHIFT
`SHIFT`	8 SCLK	`r_shift_out` 좌측 shift. `o_mosi` 는 SCLK↓ 에 `r_shift_out[7]` 로 갱신, `i_miso` 는 SCLK↑ 에 `r_shift_in` 으로 shift-in. `bit_cnt == 7` → DONE
`DONE`	1 SCLK	`o_cs_n`←1, `r_tx_byte`+1, `o_rx_captured`←`r_shift_in`, `o_rx_captured_valid` 1-pulse → IDLE

- 전송 데이터: 내부 8-bit 카운터 `r_tx_byte` (리셋 0x00, 프레임마다 +1). 소프트웨어가 시작 시점이나 데이터를 지정할 수 없다.
- 시작 조건: 리셋 해제 후 자동. 별도의 start 입력이나 register bit 는 없다.
- 완료 신호: `o_rx_captured_valid` (1-pulse). top-level 에서는 `o_rx_captured` / `o_rx_captured_valid` 가 미연결이므로 Master RX 데이터는 사용되지 않는다.
- 상태 신호: `o_busy = (state != IDLE)`. Slave 의 `o_spi_busy` 와 OR 되어 STATUS[2] SPI_BUSY 로 전달된다 (§08).
- 리셋: `sclk_rst_n` (SCLK domain), 비동기 assert. 리셋 중 `o_cs_n`=1.

06 SPI Slave 동작

- IDLE: `i_cs_n`=1. `i_cs_n`=0 이면 LOAD 로 전이.
- LOAD (1 SCLK): RECEIVE 로 진입하면서 `bit_cnt`←0, TX shift register 를 적재한다. TX hold register 가 유효하면 그 byte, 아니면 `0x00`.
- RECEIVE: SCLK↑ 마다 `i_mosi` 를 `r_shift_rx` 로 MSB-first shift-in, `bit_cnt`++. SCLK↓ 에 `o_miso`←`r_shift_tx[7]`. `bit_cnt`==7 이면 BYTE_DONE. 도중 `i_cs_n`=1 이면 IDLE 로 abort (수신 중이던 byte 폐기).
- BYTE_DONE (1 SCLK): RX FIFO 가 full 이 아니면 `o_rx_wr_en`=1 로 `r_shift_rx` 를 기록. full 이면 byte 를 drop 하고 `o_rx_overflow_pulse` (1 SCLK) 발생. 상태 전이는 full 여부와 무관하게 진행. `i_cs_n`=0 이면 RECEIVE(다음 byte), `i_cs_n`=1 이면 IDLE.
- TX 경로: TX FIFO 가 비어 있지 않고 hold register 가 비어 있으면 1 byte 를 pop 해 `r_tx_hold` 에 보관(`o_tx_fifo_rd_en`, FIFO read latency 1 cycle). 보관된 byte 는 그 byte 의 첫 bit 가 진행될 때(bit_cnt==0) 소비된다. 보낼 데이터가 없으면 `0x00` 을 송신한다.
- MISO 응답: STATUS/response byte 는 MISO 로 전송하지 않는다. MISO 로 나가는 값은 TX FIFO 의 byte 또는 `0x00` 이다.
- 상태 신호: `o_spi_busy = (state != IDLE)`.






그림 2 (좌) SPI Master FSM · 그림 3 (우) SPI Slave FSM

07 FIFO 사양

항목	RX FIFO (u_rx_fifo)	TX FIFO (u_tx_fifo)
Parameter	DATA_WIDTH=8, ADDR_WIDTH=4	DATA_WIDTH=8, ADDR_WIDTH=2
Depth	16 entries	4 entries
Write 측	SCLK domain — `spi_slave` (BYTE_DONE)	ACLK domain — `register_block` (TX_DATA_REG write)
Read 측	ACLK domain — `register_block` (prefetch → RX_DATA_REG)	SCLK domain — `spi_slave` (hold register 로 pop)
Full	registered flag. next write Gray ptr == {~rd_gray_sync[MSB:MSB-1], rd_gray_sync[나머지]}	동일
Empty / 보호 / Reset	registered flag, next read Gray ptr == wr_gray_sync. Read latency 1 cycle. full 에서 write-empty 에서 read 무시. reset: ptr=0, empty=1, full=0	동일
Level	`o_rd_level` = gray2bin(wr_gray_sync) − rd_ptr_bin (5-bit, ACLK 기준) → FIFO_LEVEL_REG	미사용 (`o_rd_level` 미연결)

Flow Control

RX FIFO full → 새 byte drop + OVERFLOW sticky flag (STATUS[4], `o_overflow`). Slave 의 overflow pulse 가 `pulse_sync` 로 ACLK 에 전달된다.

TX FIFO full → TX_DATA_REG write 는 FIFO 에 들어가지 않고 무시된다. 에러/상태 bit 는 없다 (§09).

08 CDC / Reset 구조

#	경로	방향	방식	RTL 위치
1	ARESETn → ACLK reset	Async→ACLK	`reset_sync` 2-FF (async assert, sync deassert)	`u_reset_sync_aclk`
2	ARESETn → SCLK reset	Async→SCLK	`reset_sync` 2-FF, clk=SCLK	`u_reset_sync_sclk`
3	RX FIFO write ptr (Gray)	SCLK→ACLK	2-FF 동기화	`u_rx_fifo`
4	RX FIFO read ptr (Gray)	ACLK→SCLK	2-FF 동기화	`u_rx_fifo`
5	TX FIFO write ptr (Gray)	ACLK→SCLK	2-FF 동기화	`u_tx_fifo`
6	TX FIFO read ptr (Gray)	SCLK→ACLK	2-FF 동기화	`u_tx_fifo`
7	OVERFLOW pulse	SCLK→ACLK	`pulse_sync`: toggle FF + 2-FF + edge detect	`u_overflow_pulse_sync`
8	SPI_BUSY level	SCLK→ACLK	(master busy OR slave busy) → 2-FF	top: `r_spi_busy_meta/sync`
9	RX FIFO full → STATUS[1]	SCLK→ACLK	동기화 없음 (`w_rx_fifo_full` 직접 사용)	`register_block` 입력

CDC 설계 원칙 및 알려진 이슈

Multi-bit data/control 의 direct crossing 을 하지 않는다. FIFO data 는 Gray pointer 동기화 이후에 읽는다.

`sclk_gen` 은 `aclk_rst_n` 으로 리셋되므로 SCLK 은 ACLK reset 해제 후부터 동작하고, SCLK domain reset 은 그 SCLK 에지로 해제된다 (RTL 구조 기준).

CDC-01 (경로 9): `w_rx_fifo_full` 이 ACLK domain 에서 동기화 없이 사용된다. CDC-02 (경로 8): 두 busy 신호를 OR 한 조합 출력이 2-FF 입력이 된다. 둘 다 열린 이슈이다 (RTL 수정 권고).

별도 CDC 도구 검증은 수행되지 않았다. SDC 의 max-delay 제약은 CDC 검증을 대체하지 않는다.

09 Register Map

Offset	Register	Access	Reset	설명
0x00	RX_DATA_REG	RO	0x00	Bit[7:0]: RX FIFO 의 가장 오래된 byte (prefetch buffer). i_bus_rd_en=1 이고 RX_VALID=1 인 읽기에서 소비(pop-on-read). RX_VALID=0 이면 마지막 래치 값을 반환하고 소비하지 않음
0x04	STATUS_REG	RO	0x01	Bit0 EMPTY(RX FIFO) / Bit1 FULL(RX FIFO, 동기화 없음) / Bit2 SPI_BUSY / Bit3 RX_VALID / Bit4 OVERFLOW(sticky) / Bit[7:5] reserved=0
0x08	CONTROL_REG	RW	0x00	Bit0 FIFO_CLEAR (write-1 strobe, RX FIFO 만 비움) / Bit1 OVERFLOW_CLEAR (write-1 strobe) / Bit2 IRQ_ENABLE (저장·readback 만, 인터럽트 출력 없음) / Bit[7:3] reserved=0
0x0C	FIFO_LEVEL_REG	RO	0x00	Bit[4:0]: RX FIFO 저장 byte 수 (0–16). prefetch buffer 의 byte 는 미포함. Bit[7:5]=0
0x10	TX_DATA_REG	RW	0x00	Write: TX FIFO push (full 이면 push 무시, 에러 없음). Read: 마지막으로 write 한 값 (FIFO 수용 여부와 무관)

Register 동작 규칙

- Bus: write 는 i_bus_wr_en 1 ACLK. read data 는 i_bus_addr 에 대한 조합 출력이며 i_bus_rd_en 은 RX_DATA_REG 소비에만 쓰인다. 미정의 주소 read=0x00, RO register 및 미정의 주소 write 는 무시된다.
- FIFO_CLEAR: write-1 이후 RX FIFO 가 empty 가 될 때까지 drain 하며 RX_VALID 도 해제된다. 읽으면 항상 0. TX FIFO 는 비우지 않는다.
- OVERFLOW: Slave 의 overflow 이벤트로 set, OVERFLOW_CLEAR 로 clear. 같은 cycle 에 발생하면 set 이 우선한다.
- TX_DATA_REG: write 요청은 FIFO full 이 아닐 때만 o_tx_fifo_wr_en 이 1 ACLK 지연되어 발생한다. 데이터 register 는 FIFO 수용 여부와 관계없이 마지막 write 값으로 갱신된다.
- CONTROL write: 모든 CONTROL write 가 IRQ_ENABLE 을 wdata[2] 로 갱신한다.
- Reset 직후: STATUS = 0x01 (EMPTY 만 1).

10 Timing / Constraint

10.1 사양 목표: ACLK 100 MHz (10 ns), SCLK = ACLK÷4 = 25 MHz (40 ns, sclk_gen). 아래 SDC 의 1 GHz 는 타이밍 여유 평가용 스트레스 조건이며 사양 목표가 아니다.

10.2 현행 합성 SDC (spi_bridge_top.sdc) — 1 GHz 스트레스 조건

Constraint	내용
ACLK	create_clock -name ACLK -period $CLK_PERIOD [get_ports ACLK] (기본 1.0 ns = 스트레스). source/network latency 0.2 ns, setup uncertainty 0.1 ns, transition 0.1 ns
SCLK	create_generated_clock -name SCLK -source [get_ports ACLK] -divide_by 4 [get_pins u_sclk_gen/o_sclk_reg/Q]
Clock Relationship	ACLK/SCLK 는 동기 관련 클럭. set_clock_groups -asynchronous 는 사용하지 않음
I/O / False path	register bus 입력 max 0.1 / min 0.01 ns, 출력 max 0.1 / min −0.01 ns (ACLK). False path: ARESETn(from), o_dbg_*(to)
Dont touch / PVT	2-FF sync flop, u_sclk_gen/o_sclk_reg. setup: 0.9 V/125 °C, hold: 1.1 V/0 °C

10.3 SDC ↔ RTL 정합성 점검

#	점검 항목	결과
①	÷4 generated clock ↔ sclk_gen	일치. Genus 넷리스트에서 o_sclk_reg 가 비동기 리셋 플립플롭(DFFRHQX1)으로 확인됨
②	입력 SDC §7 주석: 'pulse_sync 3 개, rx_full level 동기기'	불일치. 현 RTL 은 pulse_sync 1 개(OVERFLOW), rx_full 동기기 없음. SDC 주석/패턴이 이전 RTL 기준으로 보임
③	입력 SDC §7 set_max_delay -datapath_only (sync D 핀, FIFO mem→rd_data)	Genus 출력 syn_final.sdc 에는 해당 제약이 없음. 합성에 실제 적용되었는지 확인 필요
④	SDC 주석 'ASIC build: XILINX_BUFG 미정의' ↔ RTL	제공된 RTL 은 BUFG 를 무조건 인스턴스화함. 합성 넷리스트에는 BUFG 없음 → 조건부 컴파일 여부 확인 필요

11 기능 요구사항과 검증 추적

ID	요구 기능	구현 (RTL)	검증 (TB)
FR-01	SPI Mode 0, 8-bit MSB-first	spi_master, spi_slave	TEST 1, 2, 3
FR-02	RX 경로: SPI → RX FIFO → RX_DATA_REG	spi_slave, u_rx_fifo, register_block	TEST 1
FR-03	TX 경로: TX_DATA_REG → TX FIFO → MISO	register_block, u_tx_fifo, spi_slave	TEST 2, 3 (burst)
FR-04	RX FIFO Full / Overflow / Clear	spi_slave, register_block	TEST 4
FR-05	TX FIFO Full 경계, 순서 보존	register_block, u_tx_fifo	TEST 5
FR-06	전송 중 Reset, 반복 Reset 복구	reset_sync, 각 모듈 reset	TEST 6, 7
FR-07	Async FIFO Gray pointer, wraparound, full/empty	async_fifo	TEST 8 (독립 FIFO 인스턴스)
FR-08	동시 read/write 동작	async_fifo	TEST 9 (독립 FIFO 인스턴스, 128 write / 128 read)
FR-09	Register read/write, 미정의 주소, IRQ_ENABLE readback, FIFO_CLEAR / OVERFLOW_CLEAR	register_block	TEST 10

검증 결과 (제공된 XSim 로그 기준): ALL TESTS PASSED @44,896 ns, 68 PASS / 0 FAIL. Coverage·CDC 도구 검증 미수행. TEST 8/9 는 별도 FIFO 인스턴스.