GENUS SYNTHESIS · SPI_BRIDGE_TOP

논리합성 결과 리포트

spi_bridge_top — Cadence Genus 22.17 / GPDK045 / PVT_0P9V_125C

실행: 2026-10-22 22:22~22:23 KST · 상위 모듈 spi_bridge_top · 하위 인스턴스 9개 · 네트리스트 1,748줄

+109.4 ps ACLK 그룹 Worst Slack (setup)	**+315.6 ps** SCLK 그룹 Worst Slack (setup)	**0 / 0** TNS · Failing Paths
3,397.4 µm² Cell Area (Total 4,382.6 µm²)	**806** Leaf Instance (Seq 343)	**905.4 µW** Total Power

한 줄 결론 — 제공된 리포트 기준으로 setup 위반·DRV 위반 없이 합성이 끝났고, 면적은 generic 5,455.7 → map 3,407.0 → opt 3,397.4 µm²로 줄었습니다. 가장 빡빡한 경로는 `FIFO_LEVEL` 읽기 경로(o_bus_rdata[4], 109 ps)입니다. **hold, CDC, 레이아웃(P&R) 이후 타이밍은 이 자료로는 판단할 수 없습니다**(§ 10).

목차

01 합성 환경 · 입력 파일
02 제약 조건 (SDC)
03 단계별 QoR 비교
04 타이밍 요약
05 임계 경로 분석
06 면적
07 전력
08 게이트 레벨 구성
09 점검 · 경고 메시지
10 관찰 사항 · 한계

01 합성 환경 · 입력 파일

리포트 헤더, setup/init 스크립트, MMMC 설정에서 확인되는 내용입니다.

항목	값	출처
Tool	Genus Synthesis Solution 22.17-s071_1 (flowkit 22.15-s003_1)	리포트 헤더
Module	spi_bridge_top	리포트 헤더
Technology libs	fast_vdd1v0, slow_vdd1v0 (gsclib045 basicCells), giolib045 (pads_SS_s1vg)	analysis_view / mmmc.tcl
Operating condition	PVT_0P9V_125C (max) · min: PVT_1P1V_0C (fast_vdd1v0)	SDC set_operating_conditions
Interconnect / Area mode	global / physical library (LEF 면적 사용)	리포트 헤더, root.g
Analysis view	default_emulate_view 1개 — setup·hold 모두 같은 view	mmmc.tcl
RC corner	default_emulate_rc_corner, QRC tech gpdk045.tch	mmmc.tcl
Genus 옵션	syn_generic_effort high · auto_ungroup none · optimize_merge_flops false · max_cpus_per_server 2	root.g
Netlist	spi_bridge_top_mapped.v / syn_final.v — 두 파일은 3행 날짜 주석만 다르고 내용 동일	diff 확인
SDF	OVI 3.0, 0.9 V / 125 °C, timescale 1 ns, CELL 항목 806개 (= Leaf Instance 806)	delays.sdf
런타임	Total 00:00:38 (generic 00:00:20 · map 00:00:14 · opt 00:00:04, real), Memory 약 1.74 GB	final.rpt

단계별 산출 시각

단계	리포트 시각 (KST)	비고
syn_generic	22:22:56	generic 합성 후
syn_map	22:23:10	tech mapping 후
syn_opt	22:23:15	incremental opt 후
write_design	22:23:17~20	mapped 산출물, SDC/SDF/netlist 기록

02 제약 조건 (SDC)

syn_final.sdc / default_emulate_constraint_mode.sdc 기준. 두 파일 내용은 같습니다.

구분	설정	값
Clock ACLK	create_clock · port ACLK	period 1.0 ns (1 GHz), 0 / 0.5 ns
Clock SCLK	create_generated_clock −divide_by 4 · source ACLK · pin u_sclk_gen/o_sclk_reg/Q	period 4.0 ns (250 MHz)
Transition	set_clock_transition	ACLK 0.1 · SCLK 0.1 ns
Latency	set_clock_latency (ACLK)	−max 0.2 ns, −source −max 0.2 ns
Uncertainty	set_clock_uncertainty −setup	ACLK 0.1 · SCLK 0.1 ns
Input delay	i_bus_addr[7:0], i_bus_wr_en, i_bus_wdata[7:0], i_bus_rd_en (18핀)	max 0.1 / min 0.01 ns (ACLK 기준)
Output delay	o_bus_rdata[7:0], o_overflow, o_rx_valid (10핀)	max 0.1 / min −0.01 ns (ACLK 기준)
Driving cell	입력 18핀 + ARESETn	DFFHQX1/Q
Load	출력 14핀 (o_dbg_* 포함)	pin load 0.02 pF (20 fF)
False path	−to o_dbg_sclk/cs_n/mosi/miso · −from ARESETn	dis_1 · dis_2
Ideal network	ACLK, ARESETn	set_ideal_network
Clock gating	set_clock_gating_check −setup 0.0	—
dont_use	ANTENNA, DFFS*/DFFSR*, DLY*, HOLDX1, SDFF*, TIEHI/TIELO, TLAT* 등	set_dont_use true
dont_touch	u_sclk_gen/o_sclk_reg (주석: break_timing_path/ideal_network)	dont_touch.sdc / preserve.tcl

SDC에서 눈에 띄는 점

- ACLK 제약은 **1 GHz**(1.0 ns)입니다. 이전 RTL 문서의 동작 목표(ACLK 100 MHz, SCLK = ACLK÷4 = 25 MHz)와 다릅니다. 슬랙 수치는 1 GHz 기준으로 얻은 값이라, 100 MHz 기준이라면 여유가 훨씬 큽니다.
- ACLK에만 latency(source 0.2 + network 0.2 ns)가 있고 SCLK에는 지정이 없어 clock 리포트상 **SCLK latency는 0**입니다(§4, §5에서 영향 설명).
- CDC용 `set_clock_groups` · `set_false_path` · `set_max_delay` 같은 예외는 없습니다. ARESETn과 o_dbg_* 출력만 false path입니다.

check_timing_intent (8건)

분류	건수	대상
Sequential data pins driven by a clock signal	1	u_sclk_gen/o_sclk_reg/d (분주 feedback)
Timing exceptions with no effect	2	dis_1, dis_2
Inputs without clocked external delays	1	ARESETn
Outputs without clocked external delays	4	o_dbg_cs_n, o_dbg_miso, o_dbg_mosi, o_dbg_sclk
그 외 lint 항목 (unconnected clock, multi-driver, 충돌 case 등)	0	—

03 단계별 QoR 비교

final.rpt — syn_generic → syn_map → syn_opt

지표	syn_generic	syn_map	syn_opt
Worst Slack (ps)	313	109	109
R2R (ps)	322	237	169
I2R (ps)	555	318	313
R2O (ps)	313	109	109
I2O (ps)	471	250	250
TNS (ps)	0	0	0
Failing Paths	0	0	0
Cell Area (µm²)	5,455.659	3,407.004	3,397.428
Leaf Instance	1,273	822	806
Sequential	343	343	343
Combinational	930	479	463
CPU Runtime	00:00:21	00:00:16	00:00:03
Real Runtime	00:00:20	00:00:14	00:00:04




그림 3-1. 경로 유형별 setup slack (ps). R2O · Worst는 map 이후 109 ps로 고정, R2R은 opt에서 237→169 ps로 줄었습니다.



그림 3-2. Cell Area 변화. generic→map −37.6% (−2048.7 µm²), map→opt −0.28% (−9.6 µm²).

해석 (리포트 수치 기준)

- 면적 감소는 거의 전부 tech-mapping 단계에서 일어났습니다. opt 단계는 inverter 30→18, buffer 2→0 정리(§ 8)로 9.6 µm² 줄이는 정도입니다.
- opt에서 R2R slack이 237→169 ps로 **줄었는데** Worst Slack은 그대로(109 ps)입니다. 면적 회수를 위해 R2R 여유를 일부 쓴 것으로 보이지만, 리포트에는 원인이 직접 적혀 있지 않습니다(추정).

04 타이밍 요약

syn_opt 시점 / 19_qor · 10_clock · 06_constraint · 12_design_rules

Clock	Period (ps)	Rise / Fall (ps)	등록 FF	Network Latency	Setup Uncertainty	R→R
ACLK	1000	0 / 500	105	200 (source 200)	100	900
SCLK (generated ÷4)	4000	0 / 2000	238	0	100	3900

Path Group

Group	Critical Slack (ps)	TNS	Violating
ACLK	109.4	0.0	0
SCLK	315.6	0.0	0
default	No paths	0.0	–

제약 위반 · DRV

검사	결과
Setup Timing Slack	위반 없음
clock_period / pulse_width	No paths
max_capacitance / max_transition (06_constraint)	위반 항목 출력 없음
Max_transition / Max_capacitance design rule (12)	no violations
Max_fanout design rule	no constraints (제약 미설정)
Max Fanout (QoR)	240 (o_dbg_sclk), Average Fanout 2.5

상위 50개 setup 경로의 분포 (syn_opt)

Group	Endpoint 분류	경로 수
ACLK	u_register_block	12
ACLK	u_rx_fifo (read 측 레지스터)	17
ACLK	출력 포트 o_bus_rdata	8
SCLK	u_rx_fifo (read 측 레지스터)	2
SCLK	u_tx_fifo	11

단계별 최악 경로

단계	Slack	Group	Startpoint → Endpoint
generic	313 ps	ACLK	u_rx_fifo/r_wr_ptr_gray_rclk_reg_4/clk → (R) o_bus_rdata[3]
map	109 ps	ACLK	u_rx_fifo/r_wr_ptr_gray_rclk_reg_4/CK → (F) o_bus_rdata[4]
opt	109 ps	ACLK	u_rx_fifo/r_wr_ptr_gray_rclk_reg_4/CK → (F) o_bus_rdata[4]

05 임계 경로 분석

최악 경로 2개: ACLK 그룹(output) · SCLK 그룹(ACLK→SCLK 레지스터)

5.1 ACLK Path 1 — o_bus_rdata[4] (slack +109 ps)

Timing Point	Arc	E	Cell	FO	Load fF	Trans ps	Delay	Arrival
u_rx_fifo/r_wr_ptr_gray_rclk_reg_4/CK	-	R	(arrival)	105	-	100	0	400
u_rx_fifo/r_wr_ptr_gray_rclk_reg_4/Q	CK->Q	R	DFFRHQX1	3	4.1	31	86	486
u_rx_fifo/g2295__9945/Y	A->Y	F	CLKXOR2X1	2	3.9	30	59	545
u_rx_fifo/g2294__9315/Y	B->Y	R	CLKXOR2X1	2	4.1	32	44	590
u_rx_fifo/g2293__6161/Y	B->Y	R	CLKXOR2X1	2	4.1	32	45	635
u_rx_fifo/g2292__4733/Y	B->Y	F	CLKXOR2X1	2	3.0	24	48	683
u_rx_fifo/sub_156_50_g176__8246/Y	AN->Y	F	NAND2BX1	2	3.5	56	46	729
u_rx_fifo/sub_156_50_g173__2802/CO	CI->CO	F	ADDFX1	1	2.3	22	59	787
u_rx_fifo/sub_156_50_g172__1617/CO	CI->CO	F	ADDFX1	1	2.3	22	51	839
u_rx_fifo/sub_156_50_g171__3680/CO	CI->CO	F	ADDFX1	1	2.1	21	51	889
u_rx_fifo/sub_156_50_g170__6783/Y	B->Y	F	CLKXOR2X1	1	1.9	17	35	924
u_register_block/g1166__5526/Y	A1N->Y	F	OAI2BB1X1	1	21.6	270	166	1090
o_bus_rdata[4]	-	F	(port)	-	-	-	0	1091

예산 항목	ps	설명
Capture edge	1000	ACLK period
+ Src/Net latency (capture)	+400	200 + 200 (I)
− Output delay	−100	ou_del_37_1
− Uncertainty	−100	setup
= Required	1200	
Launch clock (latency 포함)	400	launch 0 + 400
Data path	691	CK→Q 86 + XOR×4 196 + 감산기 242 + 출력 mux 166
Slack	109	1200 − (400 + 691)




그림 5-1. Path 1 구간별 지연 합 (합계 690 ps, 리포트 Data Path 691 ps는 반올림 차이).

경로 해석

- 경로 이름(`u_rx_fifo/r_wr_ptr_gray_rclk_reg_4` → `sub_156_50` → `u_register_block/g1166`)은 RTL의 `o_rd_level = gray2bin(wr_ptr_gray_rclk) − rd_ptr_bin` 이 `FIFO_LEVEL` 읽기 mux를 거쳐 출력 포트로 나가는 **순수 조합 경로**임을 보여줍니다.
- 마지막 셀(`OAI2BB1X1`)이 포트 부하 21.6 fF를 직접 구동해 delay 166 ps, transition 270 ps로 경로의 약 24%를 차지합니다. 이 부하는 SDC의 `set_load 0.02`에서 옵니다.
- o_bus_rdata[3], [2], [1]도 같은 시작점에서 slack 136 / 188 / 239 ps로 뒤따릅니다. 하위 비트일수록 gray2bin 체인과 감산기 carry 단이 짧아져 여유가 늘어나는 모양입니다(경로 구조 기준 해석).

5.2 SCLK Path 1 — u_tx_fifo/o_rd_data_reg_7 (slack +316 ps)

Timing Point	Arc	E	Cell	FO	Load fF	Trans ps	Delay	Arrival
u_tx_fifo/mem_reg_0_7/CK	-	R	(arrival)	105	-	100	0	3400
u_tx_fifo/mem_reg_0_7/Q	CK->Q	F	EDFFHQX1	1	2.0	16	75	3475
u_tx_fifo/g1102__9945/Y	A1->Y	R	AOI222X1	1	2.1	76	61	3536
u_tx_fifo/g1076__5115/Y	B->Y	F	NAND2X1	1	1.9	39	44	3581
u_tx_fifo/o_rd_data_reg_7/D	-	F	DFFQXL	1	-	-	0	3581

예산 항목	ps	설명
Capture edge (SCLK)	4000	SCLK R, latency 0
Launch edge (ACLK)	3000 + 400	ACLK R, latency 400 → 3400
− Setup	−4	
− Uncertainty	−100	
= Required	3896	
Data path	181	CK→Q 75 + AOI222 61 + NAND2 44
Slack	316 (315.6)	3896 − (3400 + 181)

> **해석** — startpoint는 ACLK 도메인의 TX FIFO 메모리 FF, endpoint는 SCLK 도메인의 읽기 데이터 레지스터입니다. SDC에 CDC 예외가 없고 SCLK가 ACLK의 generated clock이라, STA는 이 경로를 **동기 경로로 보고 launch 3.4 ns / capture 4.0 ns(실질 약 0.5 ns 예산)**로 계산합니다. 슬랙은 충분하지만 이 값은 "CDC가 안전하다"는 증거가 아니라 "이렇게 제약했을 때의 타이밍"일 뿐입니다. CDC 검증은 별도 도구(정적 CDC)로 확인해야 합니다.

5.3 SCLK 그룹의 동기화기 입력 경로

Slack	Startpoint	Endpoint
406 ps	u_tx_fifo/r_wr_ptr_gray_reg_2/CK	u_tx_fifo/r_wr_ptr_gray_meta_r_reg_2/D
406 ps	u_tx_fifo/r_wr_ptr_gray_reg_0/CK	u_tx_fifo/r_wr_ptr_gray_meta_r_reg_0/D
406 ps	u_tx_fifo/r_wr_ptr_gray_reg_1/CK	u_tx_fifo/r_wr_ptr_gray_meta_r_reg_1/D
406 ps	u_rx_fifo/r_rd_ptr_gray_reg_4/CK	u_rx_fifo/r_rd_ptr_gray_meta_w_reg_4/D
406 ps	u_rx_fifo/r_rd_ptr_gray_reg_0/CK	u_rx_fifo/r_rd_ptr_gray_meta_w_reg_0/D

Gray 포인터의 2-FF 동기화기 첫 단(`*_meta_*`)으로 가는 경로도 같은 방식으로 동기 경로로 계산되어 있습니다. 상위 50개 중 해당 경로는 5개이고 slack은 406 ps입니다.

06 면적

09_SYN_area / syn_opt_area / syn_map_area

Instance	Module	셀	Cell Area	비율	Net Area	Total	Δ map→opt
u_rx_fifo	async_fifo (AW4)	372	1782.162	52.5%	407.144	2189.306	+0.000
u_tx_fifo	async_fifo (AW2)	126	606.366	17.8%	126.522	732.888	+0.000
u_spi_master	spi_master	101	349.524	10.3%	113.009	462.533	-0.684
u_spi_slave	spi_slave	92	319.428	9.4%	90.715	410.143	-3.420
u_register_block	register_block	98	255.132	7.5%	87.066	342.198	-5.130
u_overflow_pulse_sync	pulse_sync	6	30.096	0.9%	4.428	34.524	+0.000
u_sclk_gen	sclk_gen	3	15.732	0.5%	2.224	17.956	-0.342
u_reset_sync_aclk	reset_sync	2	12.312	0.4%	0.741	13.053	+0.000
u_reset_sync_sclk	reset_sync (uniq)	2	12.312	0.4%	0.741	13.053	+0.000
(top 직속 glue)		4	14.364	0.4%			
spi_bridge_top (합계)		806	3397.428	100.0%	985.170	4382.598	-9.576



그림 6-1. 하위 인스턴스별 Cell Area. u_rx_fifo가 전체의 약 52%.

유형 (syn_opt)	인스턴스	면적 µm²	비율
sequential	343	2,489.418	73.3%
inverter	18	12.312	0.4%
logic (buffer 제외)	445	895.698	26.4%
physical_cells	0	0.000	0.0%
합계	806	3,397.428	100.0%

해석

- 면적의 73%가 FF입니다. 그중 `EDFFHQX1` 160개(1,368.0 µm², 전체의 40.3%)는 FIFO 메모리 배열입니다. RX FIFO 16×8 = 128개 + TX FIFO 4×8 = 32개와 정확히 일치합니다. 메모리 매크로는 사용되지 않았습니다(15_mem_cell: "No memory cells found").
- u_rx_fifo(1,782.2 µm²)는 깊이 16 때문에 TX FIFO(깊이 4, 606.4 µm²)의 약 2.9배입니다.
- 레지스터 블록은 98 셀 · 255.1 µm²로 작습니다.

07 전력

18_SYN_pwr (Joules 엔진, PDB frame /stim#0/frame#0), 단위 W

Category	Leakage	Internal	Switching	Total	Row%
register	1.367e-07	6.411e-04	7.819e-05	7.194e-04	79.46%
logic	5.874e-08	5.332e-05	9.155e-05	1.449e-04	16.01%
clock	3.184e-10	1.701e-06	3.939e-05	4.109e-05	4.54%
Subtotal	1.957e-07	6.961e-04	2.091e-04	9.054e-04	100.01%
Percentage	0.02%	76.88%	23.10%	100.00%	



그림 7-1. 카테고리별 Total Power (µW). 총 905.4 µW.

읽을 때 주의 — 리포트에 switching activity 입력(SAIF/VCD) 정보가 없어서, 이 값이 default activity 기반인지 시뮬레이션 기반인지 알 수 없습니다. 절대값보다 **비율**(FF가 79%, leakage 0.02%)을 참고하는 것이 안전합니다. 또 ACLK가 ideal network로 설정되어 있어 clock tree 전력이 빠졌을 가능성이 큽니다(추정). clock 비중 4.5%는 낮게 나온 값일 수 있습니다.

08 게이트 레벨 구성

13_SYN_gate (syn_opt) · syn_map_gates 비교 · mapped.v

Cell	개수	면적 µm²	비율	Leakage nW	Δ(map→opt) 개수
EDFFHQX1	160	1368.000	40.3%	67.713	–
DFFRHQX1	128	787.968	23.2%	49.404	-10
DFFHQX1	29	158.688	4.7%	9.944	+1
AOI22X1	70	143.640	4.2%	10.007	–
ADDHX1	25	94.050	2.8%	6.529	–
CLKXOR2X1	27	73.872	2.2%	4.808	+1
DFFRX1	10	68.400	2.0%	4.083	+10
MX2X1	28	67.032	2.0%	4.398	-2
DFFQXL	11	60.192	1.8%	3.117	–
MXI2XL	21	50.274	1.5%	2.456	–
NOR2X1	47	48.222	1.4%	3.362	–
DFFNSRX1	5	46.170	1.4%	2.429	–
OAI2BB1X1	25	42.750	1.3%	2.934	–
XNOR2X1	17	40.698	1.2%	3.056	–
AO22X1	14	38.304	1.1%	1.832	–
AOI222X1	12	36.936	1.1%	2.385	–
AND2X1	25	34.200	1.0%	2.106	–
NOR2BX1	23	31.464	0.9%	2.149	–
NAND4XL	18	30.780	0.9%	1.535	–
AOI221X1	9	21.546	0.6%	1.768	–
NAND2BX1	15	20.520	0.6%	1.569	-1
AOI21X1	11	18.810	0.6%	1.258	–
NAND2X1	18	18.468	0.5%	1.305	-1
AND3XL	8	16.416	0.5%	0.652	–
ADDFX1	3	15.390	0.5%	0.967	–

Cell	개수	면적 µm²	비율	Leakage nW	Δ(map→opt) 개수
NOR3BX1	7	14.364	0.4%	0.784	–
INVX1	18	12.312	0.4%	0.832	-10
NOR3X1	5	8.550	0.3%	0.429	–
NAND3BXL	4	6.840	0.2%	0.364	–
NOR4X1	3	5.130	0.2%	0.375	–
OA21X1	2	4.104	0.1%	0.234	+1
OR2X1	3	4.104	0.1%	0.318	–
OAI211X1	2	3.420	0.1%	0.261	–
OAI21X1	2	3.420	0.1%	0.210	–
NOR4BX1	1	2.394	0.1%	0.173	–

map 단계에만 있던 셀: BUFX2 ×2, CLKINVX4 ×1, DFFQX2 ×1, INVX2 ×1 — opt에서 모두 제거되었고 DFFRHQX1은 138→128, DFFHQX1은 28→29, DFFQXL은 11개로 유지되었습니다.

모듈별 주요 셀 (mapped.v)

모듈	셀	FF	상위 셀
async_fifo (RX, AW4)	372	178	EDFFHQX1×128, AOI22X1×48, DFFRHQX1×37, NAND4XL×17
async_fifo (TX, AW2)	126	66	EDFFHQX1×32, DFFRHQX1×23, DFFQXL×8, NAND2X1×8
spi_master	101	32	DFFRHQX1×28, ADDHX1×14, MX2X1×9, OAI2BB1X1×9
spi_slave	92	33	DFFRHQX1×31, MX2X1×19, NOR2X1×7, OAI2BB1X1×7
register_block	98	22	DFFHQX1×21, NOR2X1×19, MXI2XL×19, OAI2BB1X1×7
pulse_sync	6	4	DFFRHQX1×4, CLKXOR2X1×2
sclk_gen	3	2	DFFRHQX1×1, CLKXOR2X1×1, DFFRX1×1
reset_sync	2	2	DFFRHQX1×2

09 점검 · 경고 메시지

00_check_design · 16_message · 14_hier · 04/03 datapath

check_design

항목	값
Unresolved References / Empty Modules / Unloaded Port(s)	0
Undriven (Port·Leaf·Hier) / Multidriven (Port·Leaf·Hier·net)	0
Unloaded Sequential Pin(s)	9
Unloaded Combinational Pin(s)	3
Assigns	2
Constant Hierarchical Pin(s)	64
Libcells with no LEF cell	4
Physical (LEF) cells with no libcell	107

Datapath

단계	Datapath modules	Others	내용
syn_generic	92.80 µm² (1.70%)	5,362.86	u_rx_fifo/sub_156_50 · unsigned 5×5 · very_fast · 7 logic levels
syn_map / opt	0.00	3,407.00 / 3,397.43	datapath 모듈이 일반 게이트로 풀림

메시지 요약 (16_message)

ID	Sev	Count	내용 (리포트 메시지 요지)
CDFG-472	Warning	2	case 항목에 도달할 수 없는 statement
VLOGPT-692	Warning	1	non-static function/task 사용 시 시뮬-합성 불일치 가능 (automatic 권고)
SDC-248	Warning	20	SDC 명령에 유효하지 않은 객체 전달
LBR-9	Warning	20	출력 핀이 없는 library cell (timing model로 표시)
LBR-22	Warning	20	중복 정의된 library cell
LBR-12	Warning	1	pg_pin 유무가 다른 라이브러리 혼재
LBR-38	Warning	2	라이브러리 간 nominal operating condition 불일치
PHYS-279	Warning	20	physical cell이 라이브러리에 정의되지 않음
PHYS-103	Warning	4	library cell을 avoid로 표시
RPT_DP-100	Warning	3	datapath 리포트에 파일/행 정보 없음 (hdl_track_filename_row_col)
TUI-78	Warning	6	필수 object 파라미터를 찾지 못함
MESG-11	Warning	5	메시지 출력 횟수 제한 도달
GLO-34	Info	3	출력을 구동하지 않는 인스턴스 삭제
MAP-32	Info	2	합성 성공을 위해 sequential 요구사항 일부 완화
DPOPT-3/4	Info	14	datapath configuration 구현

RTL과 연결될 수 있는 항목

- `VLOGPT-692` — async_fifo의 `gray2bin` function이 `automatic` 없이 선언되어 있어 이 경고의 후보입니다(위치 확정은 로그 필요).
- `CDFG-472` — 어느 case에서 나는지 리포트에는 없습니다. 로그에서 파일/행을 확인해야 합니다.
- `GLO-34` · check_design의 Unloaded pin — 사용되지 않는 신호가 정리되었다는 뜻입니다. 의도한 미사용 포트인지(예: irq_enable) 점검할 만합니다.
- `LBR-*` · `PHYS-*` · `SDC-248` — 라이브러리/LEF 구성 또는 환경 설정 쪽 경고로 보입니다. 설계 RTL 문제라는 근거는 리포트에 없습니다.

10 관찰 사항 · 한계

리포트에서 직접 확인되는 사실과, 그에서 이어지는 해석·추정을 구분했습니다.

확인된 사실

#	내용	근거
F1	setup 위반 0, TNS 0, DRV(max_cap/max_tran) 위반 없음	19_qor, 06_constraint, 12_design_rules
F2	Worst slack 109 ps는 FIFO_LEVEL 읽기 조합 경로의 출력 포트 도달	syn_opt_time Path 1
F3	ACLK는 1 GHz, SCLK는 250 MHz로 제약됨	SDC
F4	CDC 예외(clock_groups, false/max_delay) 없음 → ACLK↔SCLK 경로가 동기 경로로 타이밍됨	SDC, SCLK Path 1
F5	FIFO 메모리는 EDFFHQX1 160개(40.3%)로 구현, 매크로 없음	13_gate, 15_mem_cell
F6	mapped.v와 syn_final.v는 날짜 주석 외 동일, SDF 셀 수는 806으로 netlist와 일치	diff, SDF

해석 · 개선 후보 (추정 포함)

#	내용	성격
O1	FIFO_LEVEL 경로(CK→Q → gray2bin → 감산 → mux → 출력)를 한 번 레지스터로 끊으면 109 ps 슬랙 구간이 크게 완화될 수 있음. 다만 레벨 값 지연 1사이클이 기능상 허용되는지 확인 필요	추정
O2	1 GHz 제약은 100 MHz 설계 목표 대비 매우 공격적. 의도한 스트레스 조건인지, 실제 제약인지 확인 필요	확인 필요
O3	ACLK→SCLK 데이터 경로가 약 0.5 ns 예산의 동기 경로로 계산되고 있음. CDC가 의도된 비동기 경계라면 SDC에 그룹/예외를 명시하고 정적 CDC로 별도 검증하는 편이 명확함	추정
O4	SCLK latency 0 vs ACLK latency 0.4 ns 비대칭이 inter-domain 경로의 slack에 영향을 줌. 합성 단계 ideal 설정이라면 P&R 후 clock tree 기준으로 재검토 필요	추정
O5	async_fifo의 function에 automatic 추가 시 VLOGPT-692 해소 가능성	후보

이 자료로 판단할 수 없는 것

- **Hold 타이밍** — hold 리포트가 제공되지 않았습니다(MMMC는 hold view를 설정함).
- **CDC/RDC 정합성** — 정적 CDC 도구 결과 없음. § 5.2의 slack은 CDC 안전성의 증거가 아닙니다.
- **Logic Equivalence** — `lec.taf.gz` (바이너리)는 열어보지 않았고 LEC 결과도 없습니다.
- **레이아웃 이후 타이밍·면적** — 모든 값은 wire-load 없는 합성 단계 수치입니다(Utilization 0.00, Net Length no_value).
- **전력 정확도** — activity 입력 불명(§ 7).

처리한 입력 파일

구분	파일	처리
report · QoR	00~20 번 리포트(01 intent, 02 port, 03/04 datapath, 05 map/opt group, 06 constraint, 08 view, 09 area, 10 clock, 11~19), final.rpt, syn_generic/map/opt qor·area·gates·time	본문 반영
mapped · SDC · tcl	mapped.sdc, syn_final.sdc, dont_touch.sdc, genus_init/setup/mmmc/preserve.tcl, root.g, metrics.json(단계별 area/instance 대조), .stats.dat(일부만 대조)	본문 반영
netlist · SDF	spi_bridge_top_mapped.v, syn_final.v(셀 집계·두 파일 비교), delays.sdf 369 KB(헤더·셀 수만 확인)	부분 반영
미사용	mapped.g(235 KB), *.db 5개, lec.taf.gz, safety.taf.gz, 17_net.rpt(헤더만)	바이너리·내부 스크립트라 본문에 반영하지 않음