
第二十届中国研究生电子设计竞赛 技术论文

论文标题： 面向 S 波段相控雷达的四通道
幅相控制接收组件

参赛单位：西安建筑科技大学

队伍名称：微波极智队

指导老师：王忠芳、周祥

参赛队员：王晶、温旭鑫、黄艳

完成时间：2025.6.2

摘要

随着全固态半导体技术进一步革新,收发组件技术愈加成熟,在通信、导航等军民领域都得到了广泛应用。尤其是相控阵雷达问题上,收发组件的设计成为了重中之重,相控阵雷达体的性能将直接依赖于所设计的收发组件的工作性能。然而目前在多个信号并行传输情况下,单通道部署的成本随之增加,且收发组件的制造成本几乎占据了雷达总造价的百分之七十左右。故合理设计出成本低、体积小、可靠性高的收发组件是相控阵雷达是否具有更广阔应用前景的关键所在。本文就该问题,设计了一款具有低噪声、低杂散、高镜频抑制等特点的 S 波段相控雷达的四通道幅相控制接收组件,其电路由射频电路模块和控制电路模块构成。

射频电路实现发射与接收功能,发射电路由环形器、耦合器和天线构成,将发射信号通过环形器和耦合器发送至天线进行发射;接收电路由天线、耦合器、限幅器、数控衰减器、数控移相等器件组成,并采用多级一分二功分器级联的方式替代微带线+带状线方式,进行信号分配合成网络设计,对接收信号进行动态幅相调控和噪声抑制处理,减小由于带状线加工误差所引入的误差,提高通道间的增益一致性和相位一致性。控制电路包含 LDO 稳压电路、差分转单端电路、通道开关控制电路以及 FPGA 工作电路。LDO 稳压电路对外部电压进行线性稳压,满足 FPGA 工作;差分转单端电路将外部差分信号转化成单端信号后作为 FPGA 的输入信号;通道开关控制电路实现对射频通道供电的控制。FPGA 实现对输入信号的解码后进行下发控制每个通道中单刀双掷开关,数控衰减器以及数控移相器的工作状态,实现多通道射频信号的自适应精准调控。

在 2.7GHz~3.4GHz 的频率范围内对设计的收发组件进行测试,实验结果显示,设计组件的增益达到 18dB 以上,噪声系数低于 2.5dB,驻波系数低于 1.5dB,增益平坦度小于 1dB,均符合指标要求,此外对衰减移相进行测试分析,衰减精度小于 $(0.25+4\% \text{ 衰减量})\text{dB}$,移相精度小于 2° ,衰减引起的相位变化小于 2.5° ,移相附加衰减小于 0.4dB,均符合指标。整体呈现出优异的射频性能表现,故说明本文设计的新型 S 波段相控雷达的四通道幅相控制接收组件的高效性、可靠性以及可生产性。

关键词: 相控雷达, S 波段, 收发组件, 集成设计, 多通道

Abstract

With the further innovation of all-solid-state semiconductor technology, the transceiver component technology has become increasingly mature and has been widely applied in military and civilian fields such as communication and navigation. Especially in the issue of phased array radar, the design of the transceiver components has become the top priority. The performance of the phased array radar body will directly depend on the working performance of the designed transceiver components. However, at present, in the case of parallel transmission of multiple signals, the cost of single-channel deployment increases accordingly, and the manufacturing cost of the transceiver components accounts for almost about 70% of the total cost of the radar. Therefore, rationally designing transceiver components with low cost, small size and high reliability is the key to whether phased array radar has a broader application prospect. In this paper, for this problem, a four-channel amplitude-phase control receiving component of S-band phase-controlled radar with characteristics such as low noise, low spurring and high mirror frequency suppression is designed. Its circuit is composed of a radio frequency circuit module and a control circuit module.

The radio frequency circuit realizes the functions of transmission and reception. The transmission circuit is composed of a circulator, a coupler and an antenna. The transmission signal is sent to the antenna for transmission through the circulator and the coupler. The receiving circuit is composed of devices such as antennas, couplers, limiters, numerical control attenuators, and numerical control phase shifters. It adopts a multi-stage one-split-two-power divider cascade method to replace the microstrip line + stripline method for the design of the signal distribution synthesis network, and performs dynamic amplitude-phase regulation and noise suppression processing on the received signal to reduce the error introduced by the processing error of the stripline. Improve the gain consistency and phase consistency between channels. The control circuit includes the LDO voltage stabilizing circuit, the differential to single-ended circuit, the channel switch control circuit and the FPGA working circuit. The LDO voltage stabilizing circuit linearly stabilizes the external voltage to meet the working requirements of FPGA. The differential to single-ended circuit converts the external differential signal into a single-ended signal and uses it as the input signal of the FPGA. The channel switch control circuit realizes the control of the power supply for the radio frequency channel. The FPGA decodes the input signal and then issues control over the working states of the single-pole double-throw switch, the numerical control attenuator and the numerical control phase shifter in each channel, achieving adaptive and precise regulation of multi-channel RF signals.

The designed transceiver components were tested within the frequency range of 2.7GHz to 3.4GHz. The experimental results show that the gain of the designed components reaches more than 18dB, the noise figure is lower than 2.5dB, the standing wave coefficient is lower than 1.5dB, and the gain flatness is less than 1dB, all meeting the index requirements. In addition, the attenuation phase shift was tested and analyzed. The attenuation accuracy is less than $(0.25+4\% \text{ attenuation amount})\text{dB}$, the phase shift accuracy is less than 2° , the phase change caused by attenuation is less than 2.5° , and

the additional attenuation of phase shift is less than 0.4dB, all of which meet the indicators. Overall, it shows excellent radio frequency performance. Therefore, it indicates the high efficiency, reliability and producibility of the four-channel amplitude-phase control receiving component of the new S-band phase-controlled radar designed in this paper.

Keywords: Phased radar, S-band, Transmitter and Receiver component, integrated design, multi-channel

目录

第 1 章 绪论.....	1
1.1 课题背景及研究意义.....	1
1.2 国内外发展现状.....	1
第 2 章 技术指标及方案设计	3
2.1 工作原理描述.....	3
2.2 技术指标.....	4
2.3 方案设计.....	4
2.3.1 控制方案.....	4
2.3.2 输入输出信号.....	5
2.3.3 主要工作过程.....	5
2.4 工作功能电路.....	6
2.4.1 电源滤波电路.....	6
2.4.2 差分-单端转换电路.....	7
2.4.3 通道开关控制电路.....	7
2.4.4 FPGA 电路.....	7
2.5 组件设计.....	8
2.6 关键参数与难点分析.....	10
2.6.1 关键参数分析.....	10
2.6.2 关键参数解决措施.....	11
2.6.3 难点分析.....	12
2.6.4 难点解决措施.....	12
第 3 章 系统测试与验证	14
3.1 系统仿真测试与验证.....	14
3.1.1 增益、噪声系数以及 P-1	14
3.1.2 增益平坦度.....	14
3.1.3 增发射支路损耗、谐波抑制度、抗烧毁功率.....	14
3.1.4 耦合支路耦合度、耦合度一致性.....	15
3.1.5 驻波系数、波束间相位差、四路输出幅度一致性.....	16
3.1.6 数控衰减指标要求.....	18
3.1.7 组件间插入相位一致性、增益一致性.....	20
3.1.8 工作电流.....	20

第二十届中国研究生电子设计竞赛
面向 S 波段相控雷达的四通道幅相控制接收组件

3.2 实验测试	21
3.2.1 噪声系数	22
3.2.2 二次谐波抑制	23
3.2.3 增益、增益平坦度、驻波系数	24
3.2.4 移相衰减测试	25
3.2.5 FPGA 输出端口测试	29
第 4 章 总结	30
参考文献	31
附件 1：数据段定义	32
附件 2：电路图	35

第 1 章 绪论

1.1 课题背景及研究意义

自 20 世纪 30 年代雷达问世以来，一直作为无线长距离探测手段在国防军用领域广泛应用。直到 20 世纪 60 年代出现了相控阵雷达技术，通过改变阵列单元的幅度和相位来实现空间波束合成和控制的技术，与传统的机械扫描体制相比，其天线波束的灵活性和自适应性为其带来了极大的优势，因而成为当今的研究热点^[1]。

20 世纪 80 年代，由于 Si 基的大规模集成电路的设计、研制水平提升，超规模计算机、高频、射频半导体器件等的研制技术逐步成熟，其晶元片设计制造的成品率提高，使得应用成本变得可以承受，再加上自适应算法、数字波束形成理论等技术的发展，促使相控阵雷达的性能有了大副提升，制造成本也越来越低，相控阵技术逐渐推广应用于各种用途的雷达、通信、导航等领域。当相控阵天线的各阵元通道（或子阵通道）中包含有源器件，则称之为有源相控阵天线。与无源相控阵天线相比，有源相控阵天线具有功率效率高、可靠性高、自适应能力强、易于与雷达载体的表面共形等优点。20 世纪 90 年代，有源相控阵成为现代雷达的主流体制^[2]。

在有源相控阵雷达领域，收发组件的设计成为了重中之重，它通常由限幅低噪声放大、通道转换开关部分、功率放大部分、衰减移相部分、上 / 下变频部分以及中频放大滤波部分等，同时还有辅助的故障监测电路、电源调制开关电路、保护电路，以及逻辑控制、接口适配驱动电路等组成，承担着发射信号的功率放大、目标回波信号的低噪声前置放大、波束形成和扫描所需的幅相控制等功能，其性能将直接依赖于所设计的收发组件的工作性能。一部相控阵雷达的阵列天线通常包含数百或数千个收发组件，对收发组件的可靠性和幅相特性的稳定性要求极高。此外，由于数量的庞大，其成本可以占到整个雷达造价的 70% 以上，因此在很大程度上决定了整个系统的成本，合理设计出成本低、体积小、可靠性高的收发组件是相控阵雷达是否具有更广阔应用前景的关键所在^[3-5]。

1.2 国内外发展现状

高性能、高可靠的 T/R 组件是雷达的核心部件，其中 S 波段频率在中远程探测、气象适应性和抗干扰能力中有独特优势，在军事防御、航空管制、气象监测等领域占据核心地位。随着相控阵和算法技术的进步，其应用场景将进一步扩展至低空安防、无人机管控等新兴领域^[6,7]。

美国 Raytheon 公司集成多通道 S 波段 T/R 模块,支持波束快速扫描。Northrop Grumman 等公司开发了军用级 S 波段接收模块,支持相控阵雷达和卫星通信。NASA 的深空探测任务采用低相位噪声本振与高灵敏度 ADC,增强远距离信号接收^[8]。欧洲 Airbus 空客开发 S/L 双频段兼容接收机,实现动态频谱分配与可重构基带^[9]。Thales 推动多频段兼容接收组件的发展,支持军民两用。O.Jardel 等人在 2012 年有关于 S 波段 30W, 46%效率 GaN HEMT 雷达上的应用,Jerome Cheron 等人发表了 S 波段 55W 内匹配放大器的设计的设计的文章;国外各微波器件制造厂商的公开发布信息表明,CREE 公司有 240W 的 500MHz 带宽和 10dB 以上增益,50%效率的 S 波段放大器;RFMD 的 RF3928 在 S 波段可以输出 400W 左右的输出功率器。

近年来,我国在 S 波段接收组件领域上也取得显著进展,主要得益于国防、卫星通信及 5G 等领域的快速发展:国内科研机构(如中国电子科技集团、中科院微电子所)已实现高性能 S 波段接收组件的国产化,采用 GaN(氮化镓)和 SiGe(锗硅)工艺提升功率效率和抗干扰能力^[10]。例如,北斗三号卫星系统采用了国产化 S 波段接收模块,支持高精度导航与抗多径干扰^[11]。银河航天、长光卫星等企业开发的低轨卫星星座中,S 波段接收组件被用于星间通信和地面数据传输,推动小型化、低功耗设计^[12]。因此,对 S 波段 T/R 组件的研究具有十分重要的意义。

第 2 章 技术指标及方案设计

2.1 工作原理描述

本次设计的目标是一种 S 波段 4 通道幅相控制组件，该组件是一款工作在 2.7GHz~3.4GHz 的雷达收发组件，组件电路由射频电路和控制电路构成。

射频分为发射电路和接收电路。发射电路由环形器、耦合器和天线构成，将发射信号通过环形器和耦合器发送至天线进行发射；接收电路由天线、耦合器、环形器、限幅器、第一级低噪声放大器、数控衰减器、数控移相器、均衡器、温补衰减器、第二级放大器、低通滤波器、吸收式单刀双掷开关、一分二功分器组成，对天线接收的信号进行幅相控制。电路原理图如图 2-1 所示：




图 2-1 收发链路原理图

控制电路包含 LDO 稳压电路、单端转差分电路、通道开关控制电路以及 FPGA 工作电路。LDO 稳压电路对外部电压进行线性稳压，提供满足 FPGA 工作的电压；差分转单段电路将外部的时钟信号、数据信号和使能信号这些差分信号转化成单端信号后作为 FPGA 的输入信号；通道开关控制电路实现对射频

通道供电的控制。FPGA 实现对输入信号的解码后进行下发控制每个通道中单刀双掷开关，数控衰减器以及数控移相器的工作状态。

2.2 技术指标

本产品要求的雷达收发组件的基本性能指标如下：

- 1) 工作频段：2.7GHz-3.4GHz；
- 2) 增益：18dB $\pm$ 0.5dB；
- 3) 驻波系数： ≤ 1.4 ；
- 4) 发射支路损耗： ≤ 0.5 dB；
- 5) 衰减位数：7 位（0.25dB 步进，高电平衰减）；
- 6) 移相位数：6 位（5.625°步进，高电平移相）；
- 7) 衰减精度： $\leq \pm (0.25 + 4\% \text{衰减量})$ dB；
- 8) 衰减引起的相位变化 $\leq 2.5^\circ$ ；
- 9) 移相精度： $\leq 2.5^\circ$ （RMS）；
- 10) 四路输出幅度一致性： ≤ 0.5 dB（相同工作状态下通道之间的同频点之间的幅度差）；
- 11) 接收增益平坦度： ≤ 1 dB；
- 12) 组件间增益一致性： ≤ 0.5 dB；
- 13) 移相附加衰减： ≤ 0.5 dB；
- 14) 噪声系数： ≤ 2.5 dB；
- 15) 输入 P-1： ≥ -20 dBm；
- 16) 隔离度： ≥ 70 dB（低电平关断，关断状态时，低噪放断电）；
- 17) 耦合支路：耦合度 22dB $\pm$ 0.5dB（不包含耦合支路的功分损耗）；
- 18) 通道间同频点耦合度一致性 ≤ 0.5 dB（最强与最弱耦合度之差）；
- 19) 组件间、通道间耦合支路相位一致性 $\leq 4^\circ$ ；
- 20) 承受功率： ≥ 400 W
- 21) 电源：+5V（ ≤ 400 mA），-5V（ ≤ 100 mA），直流功耗： ≤ 2.5 W；
- 22) 谐波抑制：对二次谐波的抑制 ≥ 50 dB；

2.3 方案设计

2.3.1 控制方案

微波部分接收来自波控的控制信息、移相数据、衰减数据以及相关控制时序等，完成以下主要功能：

- （1）移相、衰减及开关控制功能

- 根据地址码，完成控制信息、4 个通道的移相数据、4 个通道衰减数据等的接收。

- 完成控制信息解析。

- 根据控制信息、控制时序、移相数据及衰减数据，完成移相器的相位转换、衰减器的衰减转换。

- 根据接收电源控制信息、接收电源控制信号，完成 4 个通道放大器开关控制。

- 根据耦合开关控制信息、控制时序完成 4 个通道耦合器开关的切换控制。

- 根据功分器开关控制信息、控制时序完成 4 个通道功分器开关的切换控制。

(2) 接收移相组件检测与反馈功能

- 完成接收移相组件工作状态 (BIT) 检测。

- BIT 输出、数据输出分时共用反馈信号，根据控制信息，输出 BIT 或数据。

- 实现反馈信号的输出控制。

- 根据控制信息，输出反馈信号或不输出反馈信号 (输出高阻)。

2.3.2 输入输出信号

(1) 输入信号

- 串行数据 (DATA+、DATA-) 差分信号 (3.3V)

- 移位时钟 (CLK+、CLK-) 差分信号 (3.3V)

- 使能信号 (/SS+、/SS-) 差分信号 (3.3V)

- 接收电源控制信号 (R+、R-) 差分信号 (3.3V)

- 相位转换信号 (CONVERT+、CONVERT-) 差分信号 (3.3V)

- 4 位地址 (A3~A0) LVCOM (3.3V)

说明：4 位输入地址分别接上拉电阻。

(2) 输出信号

- 反馈信号 (FeedBack+、FeedBack-) 差分信号 (3.3V)

说明：输出信号代表 BIT 信号或数据输出信号，可输出 BIT 状态或数据。

(3) 输入电源

- +5V-R ($\leq 400\text{mA}$), -5V-R ($\leq 100\text{mA}$)

2.3.3 主要工作过程

- 接收移相组件在输入数据及时序的控制下，实现移相器相位转换、衰减器衰减转换。

- 接收移相组件工作过程主要包括：接收来自波控的数据，完成相应的处




图 2-2 电源滤波电路原理图

理，在相位转换信号的控制下，完成移相器相位转换、衰减器衰减转换。

- 移位时钟 (CLK) 最大为 5M，时钟上升沿读取数据。
- 在一个数据传输周期内，串行数据 (DATA) 包含 3 个数据段，分别为数据段 1、数据段 2、数据段 3，每个数据段对应 1 个节点 (4 个通道接收移相组件) 的数据。
- 根据两位地址 A1、A0 (4 位地址中的低两位，A3、A2 为备份)，从串行数据 (DATA) 中读取对应数据段的数据并锁存。当 A1A0=00 时，读取“数据段 1”的数据；当 A1A0=01 时，读取“数据段 2”的数据；当 A1A0=10 时，读取“数据段 3”的数据。
- 以相位转换信号为触发，按移相数据、衰减数据完成接收移相组件的移相器相位转换，衰减器衰减转换。
- 以相位转换信号为触发，启用“接收电源控制信息”、“耦合器开关控制信息”、“功分器开关控制信息”、“反馈信号控制信息”等控制信息，并完成相应控制。

2.4 工作功能电路

2.4.1 电源滤波电路

组件中的 FPGA 工作电压为+3.3，工作电压要求大于 3.135V 小于 3.465V，且电源纹波需小于 50mV，最大工作电流 100mA；射频电路中各芯片工作电压为+5V，高低温下对于输入的电源信号，线性降压及滤波处理，使得输入电压满足组件内各器件的工作电压要求。基于此要求，组件采用 3PAEK 公司的 TPL740ADJ-5TR 型 LDO 对输入电源进行变压处理 TPL740ADJ-5TR 型 LDO 输出电压范围为 3.299V~3.321V，可输出电流 600mA，可满足 FPGA 工作电压的要求。具体电路如图 2-2 所示。

子科技有限公司的 EQ6HL9S_CSG100 型 FPGA 进行响应的逻辑编程实现。具体电路如图 2-5 所示。




图 2-5 FPGA 控制电路原理图

2.5 组件设计

S 波段 4 通道幅相控制组件版图由 4 部分构成：控制电路板、1 分 2 合路器电路板、耦合器电路板以及 1 分二功分器电路板，控制电路板和 1 分 2 合路器安装在组件背面腔体，其中控制电路板通过螺钉进行固定，1 分 2 合路器电路板烧结的方式进行固定；耦合器电路板以及 1 分二功分器电路板通过烧结的方式固定在正面电路板上，整体布局如图 2.6 所示：




图 2-6 版图整体布局图

控制电路板为 6 层 PCB 混压板，每层厚 0.127mm，铜厚 2oz 基板材料为 FR4，L1 层为元器件，L3 层为信号层，L5 层为电源层，L2、L4、L6 层为相应地层。根据 PCB 布板原则，不同层之间的信号走线垂直排布，差分线进行等长处理，大电流走线采用 0.5mm 线宽，晶振下方避免电源走线，对时钟走线进行包地的原则，对混压板进行布板。控制电路板版图如图 2.7 所示：




图 2-7 控制电路板版图

射频电路板采用双面板，板材材料为 ROGER4350B，板材厚度为 0.508mm，射频走线均采用 50 欧姆微带线，版图布局如图 2.8 所示




图 2-8 (a) 1 分 2 合路器版图




图 2-8 (b) 耦合器电路版图




图 2-8 (c) 1 分 2 攻分器版图

图 2-8 射频电路板版图

2.6 关键参数与难点分析

2.6.1 关键参数分析

①P-1 压缩点。该组件要求接收增益为 18dB，输入 P-1 为-20dBm 工作电

流 $\leq 400\text{mA}$ ；这三个指标之间相互制约，当输入功率为 -20dBm 时，组件的输出功率为 -1dBm ，通过分析接收电路，接收信号经过第二级放大器放大后经过单刀双掷开关、1分2功分器以及4合一合路器后输出，单刀双掷开关、1分2功分器以及4合一合路器的插损合计 17dB ，因此第二级放大器的输出 P-1 需 $\geq 16\text{dBm}$ ；由于组件工作电流要求小于 400mA ，FPGA 工作电流为 80mA ，因此每个通道的工作电流需 $\leq 80\text{mA}$ ，输出 P-1 越大低噪放的工作电流也随之变大，因此第二级放大器输出 P-1 需尽可能的接近 16dBm 。

②噪声系数。组件要求噪声系数 $\leq 2.5\text{dB}$ 。接收电路由天线、耦合器、环形器、限幅器、第一级低噪声放大器、数控衰减器、数控移相器、均衡器、温补衰减器、第二级放大器、低通滤波器、吸收式单刀双掷开关、一分二功分器组成。

$$NF_{\text{total}} = NF_1 + \frac{NF_2 - 1}{G_1} + \frac{NF_3 - 1}{G_1 G_2} + \dots + \frac{NF_n - 1}{G_1 G_2 \dots G_{n-1}}$$

NF_1 代表第一级放大器的之前的器件与第一级放大器的噪声系数， G_1 代表第一级放大器的增益， $NF_2 \dots NF_n$ 代表链路中第一级放大器之后其余器件引入的噪声系数， $G_2 \dots G_n$ 代表第一级放大器之后的器件增益。对于无源器件而言，器件插损将作为噪声系数直接作用在电路上，根据系统级联噪声系数公式可知， NF_1 和 G_1 对系统的噪声系数贡献最大，因此第一级放大器的增益需尽可能大、噪声系数需尽可能小，第一级放大器前的器件损耗需尽可能小。

2.6.2 关键参数解决措施

通过符合组件使用条件的低噪声放大器进行调研选型，第一级放大器选择成都亚光科技的 VD70113 型 GaAs MMIC 低噪声放大器，该放大器的增益为 30dB ，噪声系数为 0.5dB （最大值），该低噪放为目前市面上可寻到的性能最优的低噪放。选定第一级低噪声放大器后，第一级放大器之前无源器件的插损将决定系统的噪声系数。图 2-9 为链路指标计算图。




图 2-9 接收通道器件选型及指标预算

2.6.3 难点分析

本接收组件的设计难点在于，功率合成分配版图的设计，这部分电路主要将 4 个通道的接收信号进行合成后通过三个通道输出，功率合成分配版图对组件的驻波，相位一致性、幅度一致性起着决定性作用。

1. 驻波特性（VSWR）

多通道合成时，若阻抗匹配不理想，信号在传输线端点反射会形成驻波，导致能量损耗和噪声增加。尤其在毫米波频段，波长较短，微带线尺寸与电长度相当，版图中的直角走线、过孔及衬底损耗会加剧阻抗失配，显著恶化驻波比。

2. 相位一致性

四通道信号合成需保证路径长度严格对称。传统 4 合 1 结构因布局不对称或传输线介质不均匀，会引入相位偏差，影响波束成形精度。

3. 幅度一致性

合成网络的插损差异会放大通道间增益误差。带状线方案因层间耦合和加工公差，易导致幅度波动，降低信噪比。

2.6.4 难点解决措施

通过对组件对通道间相位一致性和幅度一致性的分析，将 4 合一功率合成器分解为两个 2 合一功率合成器，两个二合一功率合成器均采用微带线进行信号传输，因为微带线加工误差对阻抗影响显著低于带状线，更利于幅度一致性

控制；布局是尽可能对称，采用镜像对称布局，消除路径长度差，将相位偏差压缩至±2°以内。

两个功率合成器分别装在结构件的上下腔体通过玻璃绝缘子实现信号的联通，玻璃绝缘子的特性如表 2-1 所示。这种布局设计，避免了直接采用 4 合一合路器时，信号采用带状线传输，阻抗不匹配引起的相位幅度不一致性。

表 2-1 玻璃绝缘子特性

参数	数值	作用
特性阻抗	50±2Ω	匹配微带线阻抗，减少反射
驻波比	≤1.2:1	保障信号传输效率
气密性	≤1.013×10 ⁻³ Pa·cm ³ /s	防潮防腐，提升可靠性
工作温度	-65℃~+155℃	适应极端环境

第 3 章 系统测试与验证

3.1 系统仿真测试与验证

3.1.1 增益、噪声系数以及 P-1

本项指标的分析已在关键参数解决措施中进行论证，组件增益要求 18dB，链路预算为 20.8dB，留 2.8dB 余量方便调节。噪声系数要求 $\leq 2.5\text{dB}$ （400MHz 带宽内），链路预算为 2.4dB（最大值），p-1 指标要求 $\geq -20\text{dBm}$ ，链路预算为 -18.3dBm。以上参数均满足指标要求。

3.1.2 增益平坦度

组件中的各个元器件通过 SMT 表贴工艺焊接在 50 Ω 微带线上，通道的增益平坦度主要链路中的各个器件的增益插损平坦度决定，图 3-1 为组件内各器件的平坦度曲线，在 2.7GHz~3.4GHz 工作频段内，各器件的增益/损耗平坦度均小于 0.1dB。




图 3-1 (a) 第一级放大器增益曲线




图 3-1 (b) 第二级放大器增益曲线




图 3-1 (c) 多功能芯片插损曲线




图 3-1 (d) 功分合路电路插损曲线

图 3-1 组件内各器件的平坦度曲线

3.1.3 增发射支路损耗、谐波抑制制度、抗烧毁功率

发射支路损耗、谐波抑制制度、抗烧毁功率均与环形隔离器相关，其结构如图 3-2 所示。对于发射支路损耗而言发射信号通过连接器、环形器，耦合器、连接器实现信号的发射,环形器发射通道损耗 $\leq 0.25\text{dB}$ ，耦合器为 0.1dB，连接器

损耗约为 0.1db，发射通道损耗为 $\leq 0.45\text{db}$ 。




图 3-2 环形器结构图

3.1.4 耦合支路耦合度、耦合度一致性

耦合支路的耦合度、耦合度一致性由耦合器决定。图 3-3 为耦合器的 HFSS 建模图，图 3-4 为耦合器耦合度和以及端口驻波仿真图。通过仿真曲线可知，该耦合器的输出驻波小于 1.3，输出驻波小于 1.2，耦合度 $29.3 \pm 0.1\text{dB}$ ，相位差小于 0.2dB ，均满足指标要求。




图 3-3 耦合器 HFSS 建模图




图 3-4 (a) 耦合器端口驻波仿真曲线




图 3-4 (b) 耦合器耦合度仿真曲线




图 3-4 (c) 耦合器相位仿真曲线





图 3-4 (d) 耦合器插损仿真曲线

图 3-4 耦合器各参数仿真曲线

3.1.5 驻波系数、波束间相位差、四路输出幅度一致性

组件内每个通道内的功分合路电路布局建模如图 3-5 所示，仿真曲线结果图 3-6 所示；通过仿真曲线可知：在工作频段内，该功分合路电路板，每个通道的输入输出驻波均小于 1.2，插损为 $6.9 \pm 0.1\text{dB}$ ，相位差小于 1.7° ，满足链路性能要求。



3-5 功分合路板 HFSS 建模图




图 3-6 (a) 功分合路板输入输出驻波仿真曲线




图 3-6 (b) 功分合路板插损仿真曲线




图 3-6（c） 功分合路板通道相位仿真曲线


3.1.6 数控衰减指标要求

组件的衰减位数、移相位数、衰减精度、衰减引起的相位变化、移相附加衰减以及移相精度这些指标由通道内数控衰减器和数控移相器的指标决定。组件采用 ZRYCC27-02046C1 多功能芯片集成六位数控移相器和七位数控衰减器移相步进 5.625°，最大移相量 354.375°，衰减步进为 0.25dB，最大衰减量为 31.75dB，满足组件的功能要求。其具体指标参数如图 3-7 和相应的测试曲线如图 3-8 所示:


指标	最小值	典型值	最大值
频率(GHz)	2.5~3.5		
插损(dB)	—	7	—
衰减精度均方根(dB)	—	0.1	—
衰减附加相移(°)	—	-2~2	—
移相精度均方根(°)	—	1	—
移相幅度波动(dB)	—	±0.4	—
输入驻波	—	1.4	—
输出驻波	—	1.4	—

图 3-7 ZRYCC27-02046C1 多功能芯片性能指标图


插损




衰减相位变化




衰减精度均方根




衰减态输入驻波




衰减态输出驻波




移相精度均方根



移相幅度变化



移相态输入驻波






图 3-8 ZRYCC27-02046C1 多功能芯片性能曲线图

3.1.7 组件间插入相位一致性、增益一致性

每个组件均采用相同电路和相同的元器件，组件间插入相位一致性及增益一致性主要由加工工艺制约，该指标需在组件加工装配完成后根据测试结果进行微调。

3.1.8 工作电流

根据分析通道元器件的工作电路可知：第一级低噪声放大器的工作电流为：33mA,第二级放大器的工作电流为：35mA，FPGA 的工作电流为 80mA，组件整体的电流损耗为：68*4+80=352mA,满足指标要求。通过以上器件选型及电路仿真结果对该组件的链路预算进行汇总，汇总结果如表 3-1 所示，链路预算结果满足指标要求。

表 3-1 S 波段 4 通道幅相控制组件链路预算汇总表

参数	指标用求			链路预算		
	MIN	TYP	MAX	MIN	TYP	MAX
工作频率/GHz	2.7	-	3.4	2.7	-	3.4
链路增益/dB	18.5	19	19.5	18	19	20
发射支路损耗/dB	-	-	0.6	-	-	0.9
输入驻波系数	-	-	1.4	-	-	1.5
输出驻波系数	-	-	1.4	-	-	1.6
衰减位数	-	7	-	-	7	-
移相位数	-	6	-	-	6	-
衰减精度	-0.25-4% 衰减量	-	0.25+4%衰 减量	-0.25-4% 衰减量	-	0.25+4% 衰减量
附加相移	-	-	±2.5°	-	-	±2.5°

移相精度	-	-	2	-	-	3
相位一致性/ $^{\circ}$	-	-	± 5	-	-	仿真结果
输出 1 相邻端口相位差/ $^{\circ}$	-	-	$1.7 \pm 0.5^{\circ}$	-	-	满足指标
输出 2 相邻端口相位差/ $^{\circ}$	-	-	$-1.7 \pm 0.5^{\circ}$	-	-	要求
四路输出幅度一致性/dB	-	-	0.6	-	-	± 1
接收增益平均度/dB	-	-	0.8	-	-	± 1
附加衰减	-	-	$\pm 0.5\text{dB}$	-	-	$\pm 0.5\text{dB}$
隔离度/dB	-	-	70	-	-	70
耦合支路耦合度	31.5	32	32.5	31.5	32	32.5
耦合支路幅度一致性	-	-	$\pm 1.5\text{dB}$	-	-	$\pm 1.5\text{dB}$
电压/V	-	5	-	-	5	-
电流/mA	-	-	100	-	80	-
输入 P-1/dBm	-	-20	-	-	-18	-
发射支路谐波抑制/dBc	20	-	-	20	-	-
接收支路谐波抑制/dBc	65	-	-	65	-	-
噪声系数/dB	-	-	2	-	-	1.78
重量/Kg	-	-		0.6	-	

3.2 实验测试

下面对 S 波段 4 通道收发组件的关键参数进行实验测试和验证，组件的样本照片如图 3-9 所示。



图 3-9 (a) 收发组件背面



图 3-9 (b) 收发组件正面




图 3-9 (c) 收发组件无盖板背面



图 3-9 (d) 收发组件无盖板正面

图 3-9 收发组件特写照片

S 波段 4 通道幅相控制组件，需要利用用矢量网络分析仪测试线性增益、增益平坦度、通道间增益一致性、数控衰减和移相特性，利用噪声系数分析仪测试噪声系数。组件指标测试框图如图 3-10 所示。




图 3-10 (a) 矢量网络分析仪测试图




图 3-10 (b) 噪声系数分析仪测试图

图 3-10 组件指标测试框图

3.2.1 噪声系数

1) 直流电源分别设置-5V 和+5V。

2) 校准噪声系数分析仪，将噪声系数分析仪 PORT2 接至组件天线口，将矢量网路分析仪 PORT1 接至组件总口，组件的内部数控衰减器和数控移相器均置为基态，通过外部控制，进行通道选择，读取并记录每个通道的噪声系数。

利用噪声系数分析仪对 4 通道噪声系数进行测试，结果如图 3-11 所示，在 2.7GHz~3.4GHz 频段上采集 5 个点，对 4 通道噪声系数进行数据分析绘制各频点噪声系数如图 3-12 所示，实验结果显示，接收链路噪声系数均小于 2.5 dB，符合指标要求。




图 3-11 噪声系数测试图




图 3-12 噪声系数数据图

3.2.2 二次谐波抑制

二次谐波抑制（Second Harmonic Suppression）是衡量射频系统或器件线性度的重要参数，它反映了系统对非线性失真的抑制能力，直接影响信号质量和系统性能。抽测通道 1 接收支路二次谐波抑制如图 3-13 所示，标签点 1 是主信号的功率为-10.20dB，标签点 2 是二次谐波的功率为-68.65dB，二次谐波抑制为二者差值 58.46dB，满足指标要求。




图 3-13 二次谐波抑制测试图

3.2.3 增益、增益平坦度、驻波系数

1、直流电源分别设置-5V 和±5V。

2、校准矢量网络分析仪，将矢量网络分析仪 PORT2 接至组件天线口，将矢量网络分析仪 PORT1 接至组件总口，组件的内部数控衰减器和数控移相器均置为基态，通过外部控制，进行通道选择，读取并记录增益特性曲线。

增益、增益平坦度、驻波系数测试结果如图 3-14 所示。




图 3-14 增益、增益平坦度、驻波系数测试图

在 2.7GHz~3.4GHz 频段上采集 5 个点，对 4 通道增益和驻波系数进行数据分析，绘制各频点系数如图 3-15 所示，实验结果显示，4 通道增益集中在 18dB 符合指标要求，驻波系数均小于 1.4 符合指标要求。




图 3-15 (a) 4 通道增益




图 3-15 (b) 4 通道驻波系数

3.2.4 移相衰减测试

- 1、直流电源分别设置-5V 和±5V。
- 2、校准矢量网路分析仪，将矢量网路分析仪 PORT2 接至组件天线口，将矢量网路分析仪 PORT1 接至组件总口，组件的内部数控衰减器和数控移相器

均置为基态，通过外部控制，进行通道选择。

3、通过外部控制将数控衰减器置于基态，进行通道选择，根据移相码调节通道相 33 位，读取并记录每个通道的数控移相特性，计算移相附加衰减量。

4、通过外部控制将数控移相器置于基态，进行通道选择，根据衰减码调节通道衰减量，读取并记录每个通道的数控衰减特性，计算移相附加相移。

实验测试移相精度和衰减精度结果如图 3-16 所示，实验结果显示，移相精度小于 2.5° 符合指标要求，衰减精度小于 0.4dB 符合指标要求。




图 3-16 (a) 移相精度测试图




图 3-16 (b) 衰减精度测试图

实验选用了衰减为 16dB 时的衰减附加移相以及移相为 90° 时的移相附加衰减，测试结果如图 3-17 所示。



图 3-17 (a) 衰减附加移相测试图




图 3-17 (b) 移相附加衰减移相测试图

在 2.7GHz~3.4GHz 频段上采集 5 个点，对 4 通道进行数据分析，绘制各频点系数如图 3-18 所示，实验结果显示，4 通道衰减附加移相小于 2.5° 符合指标要求，移相附加衰减小于 0.5dB 符合指标要求。




图 3-18 (a) 衰减附加移相




图 3-18 (b) 移相附加衰减

3.2.5 FPGA 输出端口测试

FPGA 输出端口测试出的 13 个上升沿为外部发送的 7 位衰减+6 位移相数据，实验测试结果如图 3-19 所示。




图 3-19 FPGA 输出端口测试

第 4 章 总结

在无线通信领域，T/R 组件作为射频系统的关键部分，近年来已成为学术界和工业界的研究热点。相关技术的研究不断深入，应用范围持续扩大。科研人员通过优化功率特性和扩展工作频段，已取得显著技术进展，并开发出多款成熟产品。现代收发模块正朝着高频宽、微型化、低重量、高集成度和固态化的趋势演进。特别是在 S 频段的应用中，这类组件在卫星通讯、广播电视、雷达导航、精确制导以及民用移动通信等多个重要领域展现出广阔的应用前景。本研究的重点在于 S 频段 T/R 组件及其核心元器件的开发与优化。

在设计中，我们采用对称式功率合成布局和低噪声优化方案，显著提升了组件性能。通过两级微带线二合一功分器替代传统四合一设计，改善了相位和幅度一致性，同时选用高性能低噪声放大器和优化前端链路，确保系统噪声系数优于指标要求。此外，环形器与限幅器的组合设计实现了 400W 脉冲功率耐受能力。该组件不仅提升了相控阵雷达和电子对抗系统的探测灵敏度与波束指向精度，其模块化设计在降低了生产成本的基础上保留了高性能、高精度和高可靠性。

参考文献

- [1] 王德纯,丁家会等.精密跟踪测量雷达技术[M].北京:电子工业出版社,2006,322-341
- [2] 张光义,赵玉洁.相控阵雷达技术[M].北京:电子工业出版社,2006,6-8
- [3] 张光义,王炳如.对有源相控阵雷达的一些新要求与宽禁带半导体器件的应用[J].现代雷达,2005,27(2)/(3):1-2
- [4] 张光义,王德纯等.空间探测相控阵雷达[M].北京:科学出版社,2001,13-14
- [5] 张德智,戴跃飞,徐今,等.一种 S 波段 T/R 组件的设计与制造[J].现代雷达,2008(2):76-78.
- [6] 韩国栋,杜彪,陈如山.卫星移动通信相控阵天线研究现状与技术展望[J].无线电通信技术,2013,39(4):1-6.
- [7] NASA.Deep Space Network Advancements in S-band Reception[R]. 2021.
- [8] European Space Agency.Galileo Second Generation: Multi-band Receiver Architecture[C].ESA Conference Proceedings, 2020.
- [9] 王建军,李强.《S 波段低噪声放大器设计与应用》[J].电子学报,2022,50(3):567-572.
- [10] 张华等.《GaN 基 S 波段功率放大器研究进展》[J].微波学报,2021,37(4):45-50.
- [11] 中国电子科技集团公司.《卫星通信射频前端技术发展报告》[R].2023.
- [12] Herd J S, Conway M D. The evolution to modern phased array architectures[J]. Proceedings of the IEEE, 2015, 104(3): 519-52.

附件 1：数据段定义

数据段定义表

信息名称	位序（从左到右）	内容
工作方式 （Work_Mode）	1（MSB）、2、3、4、 5、 6、7、8	备用
接收电源控制信息 （R_Control）	9	第 1 通道接收电源控制（高位）
	10	第 1 通道接收电源控制（低位）
	11	第 2 通道接收电源控制（高位）
	12	第 2 通道接收电源控制（低位）
	13	第 3 通道接收电源控制（高位）
	14	第 3 通道接收电源控制（低位）
	15	第 4 通道接收电源控制（高位）
	16	第 4 通道接收电源控制（低位）
耦合器开关控制信息 （Switch1_Control）	17	第 1 通道耦合器开关控制
	18	第 2 通道耦合器开关控制
	19	第 3 通道耦合器开关控制
	20	第 4 通道耦合器开关控制
功分器开关控制信息 （Switch2_Control）	21	第 1 通道功分器开关控制
	22	第 2 通道功分器开关控制
	23	第 3 通道功分器开关控制
	24	第 4 通道功分器开关控制
反馈信号控制信息 （Feedback_Control）	25	反馈信号输出使能控制
	26	输出 BIT 或数据控制
	27、28、29、30、31、	备用
	32	
第 1 路移相数据 （DATA1_PS）	33	DATA1_PS5（ $\pm 180^\circ$ ）
	34	DATA1_PS4（ -90° ）
	35	DATA1_PS3（ -45° ）
	36	DATA1_PS2（ -22.5° ）
	37	DATA1_PS1（ -11.25° ）
	38	DATA1_PSO（ -5.625° ）
第 1 路衰减数据	39	DATA1_AT6

第二十届中国研究生电子设计竞赛
面向 S 波段相控雷达的四通道幅相控制接收组件


(DATA1_AT)	40	DATA1_AT5
	41	DATA1_AT4
	42	DATA1_AT3
	43	DATA1_AT2
	44	DATA1_AT1
	45	DATA1_ATO
第 2 路移相数据 (DATA2_PS)	46	DATA2_PS5 ($\pm 180^\circ$)
	47	DATA2_PS4 (-90°)
	48	DATA2_PS3 (-45°)
	49	DATA2_PS2 (-22.5°)
	50	DATA2_PS1 (-11.25°)
	51	DATA2_PSO (-5.625°)
第 2 路衰减数据 (DATA2_AT)	52	DATA2_AT6
	53	DATA2_AT5
	54	DATA2_AT4
	55	DATA2_AT3
	56	DATA2_AT2
	57	DATA2_AT1
第 3 路移相数据 (DATA3_PS)	58	DATA2_ATO
	59	DATA3_PS5 ($\pm 180^\circ$)
	60	DATA3_PS4 (-90°)
	61	DATA3_PS3 (-45°)
	62	DATA3_PS2 (-22.5°)
	63	DATA3_PS1 (-11.25°)
第 3 路衰减数据 (DATA3_AT)	64	DATA3_PSO (-5.625°)
	65	DATA3_AT6
	66	DATA3_AT5
	67	DATA3_AT4
	68	DATA3_AT3
	69	DATA3_AT2
第 4 路移相数据 (DATA4_PS)	70	DATA3_AT1
	71	DATA3_ATO
	72	DATA4_PS5 ($\pm 180^\circ$)
	73	DATA4_PS4 (-90°)
	74	DATA4_PS3 (-45°)
	75	DATA4_PS2 (-22.5°)
第 4 路衰减数据 (DATA4_AT)	76	DATA4_PS1 (-11.25°)
	77	DATA4_PSO (-5.625°)
	78	DATA4_AT6
	79	DATA4_AT5
	80	DATA4_AT4

第二十届中国研究生电子设计竞赛
面向 S 波段相控雷达的四通道幅相控制接收组件


	81	DATA4_AT3
	82	DATA4_AT2
	83	DATA4_AT1
	84	DATA4_ATO
	85、86、87、88（LSB）	备用

输出数据定义表

信息名称	位序（从左到右）	内容
地址	1（MSB）	A1
	2	A0
第 1 路移相数据 （DATA1_PS）	3	DATA1_PS5（±180°）
	4	DATA1_PS4（-90°）
	5	DATA1_PS3（-45°）
	6	DATA1_PS2（-22.5°）
	7	DATA1_PS1（-11.25°）
	8	DATA1_PSO（-5.625°）
第 2 路移相数据 （DATA2_PS）	9	DATA2_PS5（±180°）
	10	DATA2_PS4（-90°）
	11	DATA2_PS3（-45°）
	12	DATA2_PS2（-22.5°）
	13	DATA2_PS1（-11.25°）
	14	DATA2_PSO（-5.625°）
第 3 路移相数据 （DATA3_PS）	15	DATA3_PS5（±180°）
	16	DATA3_PS4（-90°）
	17	DATA3_PS3（-45°）
	18	DATA3_PS2（-22.5°）
	19	DATA3_PS1（-11.25°）
	20	DATA3_PSO（-5.625°）
第 4 路移相数据 （DATA4_PS）	21	DATA4_PS5（±180°）
	22	DATA4_PS4（-90°）
	23	DATA4_PS3（-45°）
	24	DATA4_PS2（-22.5°）
	25	DATA4_PS1（-11.25°）
	26（LSB）	DATA4_PSO（-5.625°）



[illegible]



第二十届中国研究生电子设计竞赛 面向 S 波段相控雷达的四通道幅相控制接收组件

