

武汉大学计算机学院教学实验报告

课程名称	计算机组成原理实验			成 绩		教师签名	
实验名称	通用寄存器组实验			实验序号	五	实验日期	11.7
姓 名	李文洲	学 号	2015301500162	专 业	计科(卓工)	年级-班	15 级卓工
一、实验目的及实验内容 (本次实验所涉及并要求掌握的知识; 实验内容; 必要的原理分析)							小题分
<p>实验目的:</p> <ol style="list-style-type: none"> 1、掌握运算器的组成及工作原理; 2、了解简单运算器的数据传输通路; 3、熟悉运算器执行算数运算和逻辑运算的具体实现过程; 4、掌握单端口寄存器的运算器进行算术与逻辑运算的控制方法; 5、验证单端口寄存器的运算器的功能。 <p>实验原理:</p> <p>算术逻辑单元 (ALU) 的主要功能是对二进制数据进行定点算术运算、逻辑运算和各种位移操作。算术运算包括定点加减乘除运算; 逻辑运算主要有逻辑与、逻辑或、逻辑异或和逻辑非操作。ALU 通常有两个数据输入端 A 和 B, 一个数据输出端 Y 以及标志位等。</p> <p>74138 是一种典型的 4 位 ALU 器件。</p>							
二、实验环境及实验步骤 (本次实验所使用的器件、仪器设备等的情况; 具体的实验步骤)							小题分:
实验器件、仪器设备: WT-1 计算机综合实验平台、装有 Quartus II 的电脑							
<p>实验步骤:</p> <ol style="list-style-type: none"> 1、设计 ALU 元件 在 Quartus 环境下, 用文本输入编辑器 Text Editor 输入 alu.vhd 算术逻辑单元文件, 编译 VHDL 文件, 并将 alu.vhd 文件制作成一个可调用的原理图元件。 2、设计寄存器 在 Quartus 环境下, 用文本输入编辑器 Text Editor 输入 reg.vhd 寄存器文件, 编译 VHDL 文件, 并将 reg.vhd 文件制作成一个可调用的原理图元件。 3、建立一个 ROM 及其初始化文件 在 Quartus 环境下, 用第二章介绍的方法建立一个 16 字 x16 位的 ROM, 并对其进行初始化, 初始化文件名为 alu_1.mif, 建立好后以十六进制显示其地址和数据, 要填充的数据见实验指导书 p62 表 4-2, 此数据为 ALU 进行相应运算所需要的操作数。 4、以原理图方式建立顶层文件工程 选择图形方式。根据实验指导书 p65 图 4-2 输入实验电路图, 从在 Quartus 的基本元件库中将各元件调入图形编辑窗口、连线, 添加输入输出引脚。将所设计的图形文件 alu_1.bdf 保存到原先建立的文件夹中, 将当前文件设置成工程文件, 以后的操作就都是对当前工程文件进行的。 5、器件选择 选择 Cyclone 系列, 在 Devices 中选择器件 EP2C20Q240。编译, 引脚锁定, 再编译。引脚锁定后需要再次进行编译, 才能将锁定信息确定下来, 同时生成芯片编程/配置所需要的各种文件。 顶层设计实体的引脚要求见实验指导书 p66-67 图 4-3。 							

<p>6、芯片编程 Programming</p> <p>打开编程窗口。将配置文件 alu_1.sof 下载到试验台系统中的 FPGA 中。</p> <p>7、实验验证</p> <p>根据引脚绑定要求，设置相应的控制信号，验证设计的 ALU 的算术运算和逻辑运算功能。</p>	
<p>三、实验过程分析</p> <p>（详细记录实验过程中发生的故障和问题，进行故障分析，说明故障排除的过程及方法。根据具体实验，记录、整理相应的数据表格、绘制曲线、波形等）</p>	<p>小题分：</p>
<p>引脚分配时由于疏忽导致分配错误，下载到实验台上时出现了一些奇怪的难以解释的现象，发现问题后重新分配引脚，验证通过。</p>	
<p>四、实验结果总结</p> <p>（对实验结果进行分析，完成思考题目，总结实验的新的体会，并提出实验的改进意见）</p>	<p>小题分：</p>
<p>本次实验使我对 alu 的创建和工作原理以及 alu 与寄存器、rom 间的接口有了更深入的理解。引脚过多也要细致耐心，不可出错。</p>	