МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ

НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ЯДЕРНЫЙ УНИВЕРСИТЕТ «МОСКОВСКИЙ ИНЖЕНЕРНО-ФИЗИЧЕСКИЙ ИНСТИТУТ»



Институт Интеллектуальных Кибернетических Систем Кафедра «Компьютерные системы и технологии»

Отчёт о лабораторной работе №1-2 «Реализация переключательной функции с формированием задержек при переключении»

Студент группы Б20-503	Коломенский В. Г. / _	 /
Руководитель	//	 /

Оглавление

1. Введение	1
2. Построение МДНФ	2
3. Расчёт задержки	3
4. Реализация программы	4
5. Тестирование программы	8
6. Список литературы и ссылки	14

1. Введение

По заданию лабораторной работы было необходимо реализовать переключательную функцию, которая будет принимать истинное значение на наборах, указанных на рисунке 1. Номер набора определяется 4 битами, считываемыми из внешней памяти.

В качестве результата необходимо вывести на индикаторы само рассчитанное в процессе выполнения программы значение функции и эталонное значение (инвертированное значение функции на заданном наборе).

В зависимости от номера набора в процессе формирования значения функции, в программе должно быть реализовано извлечение эталонного значения из памяти и формирование задержки перед сбросом бита готовности. Величина задержки на каждом наборе формировалась исходя из задания, которое приведено на рисунке 1.

№ ВАРИАНТА	ПЕРЕКЛЮЧАТЕЛЬНАЯ ФУНКЦИЯ F(X3,X2,X1,X0)	КОС. АЛРЕС	БАЗ.	2 CEK	3 CEK	4 CEK	5 CEK	РЕЖИМ 0Т
8	2,3,4,9,11,12,13	08	15	0,13	4,9	2,11	12	3

Рисунок 1. – Условие задания

2. Построение МДНФ

Перед началом написания кода программы необходимо построить МДНФ. Эталонная диаграмма Вейча и МДНФ приведены на рисунке 2.




Рисунок 2. – Минимизация функции

3. Расчёт задержки

В режиме работы T0 = 3 разрядность таймерного регистра составляет 8 бит. При частоте 11,059 МГц за 1 секунду счётчик с разрядность в 8 бит переполнится $(2^8 - 16) * 15$ раз. Поэтому для задания нужной задержки будет использоваться два вложенных цикла. Один из их работает $(2^8 - 16)$ раз, другой работает 15 * n раз, где n - количество секунд задержки. Переход на следующую итерацию вложенного цикла происходит при переполнении регистра таймера.

4. Реализация программы

Реализация программы представлена в приложении 1.

Приложение 1. – реализация программы

```
1; F(x3, x2, x1, x0) = 2, 3, 4, 9, 11, 12, 13
 2 ; R0 - address of the reference function
 3 ; R1 - shift counter
 5 ; Start
 6 ORG 0000h
7 P4 EQU 0C0h
                           ; Starting address
 7
                           ; Define P4
9; Preparing the environment for work
10 MOV DPTR, #8000h; \;
11 MOV A. #08h
    MOV
     MOV A, #08h
MOVX @DPTR, A
11
                           ; | Loading an indirect address
12
                           ; /
13
14 MOV DPTR, #8008h
15 MOV A, #15h
16 MOVX @DPTR, A
                          ; \;
                            ; | Loading the base address
17
18 MOV DPTR, #8000h ; \;
19 MOVX A, @DPTR ; | Calculating the address of the reference
20
                            ; | function in external memory and writing
     MOV
            DPL, A
   MOVX A, @DPTR
MOV DPL, A
MOV RO, DPL
                            ; | this address to the register R0
21
22
                           ;
23
                            ; /
24
                       ; \;
25 MOV A, #01Ch
26 MOVX @DPTR, A
                           ; | Writing a reference function
    MOV A, #03Ah
MOVX @DPTR A
27
                            ; | to external memory
28
                           ;
29
                           ; /
30
31
     MOV
            DPTR, #8020h
             A, #2
32
     MOV
33
     MOVX
             ODPTR, A
34
35 MOV
             DPTR, #8021h
36
     MOV
            A, #1
37
     MOVX @DPTR, A
38
39
     MOV
             DPTR, #8022h
     MOV
40
             A, #4
     MOVX
             OPTR, A
41
42
43
     MOV
             DPTR, #8023h
             A, #1
     MOV
44
     MOVX
             @DPTR, A
45
46
47
    MOV
             DPTR, #8024h
             A, #3
48
     MOV
```

```
49
      MOVX
              @DPTR, A
 50
              DPTR, #8025h
 51
       MOV
 52
       MOV
              A, #1
 53
       MOVX
              @DPTR, A
 54
              DPTR, #8026h
 55
      MOV
 56
       MOV
              A, #1
              @DPTR, A
 57
       MOVX
 58
 59
              DPTR, #8027h
       MOV
 60
       MOV
              A, #1
       MOVX
              @DPTR, A
 61
 62
              DPTR, #8028h
 63
       MOV
 64
       MOV
              A, #1
 65
       MOVX
              @DPTR, A
 66
              DPTR, #8029h
 67
      MOV
       MOV
              A, #3
 68
              @DPTR, A
 69
       MOVX
 70
              DPTR, #802Ah
 71
      MOV
 72
      MOV
              A, #1
 73
      MOVX
              @DPTR, A
 74
              DPTR, #802Bh
 75
      MOV
 76
      MOV
              A, #4
 77
       MOVX
              ODPTR, A
 78
 79
       MOV
              DPTR, #802Ch
 80
              A, #5
       MOV
              @DPTR, A
 81
       MOVX
 82
 83
      MOV
              DPTR, #802Dh
              A, #2
 84
      MOV
              @DPTR, A
      MOVX
 85
 86
     MOV
 87
              DPTR, #802Eh
 88
      MOV
              A, #1
              ODPTR, A
 89
      MOVX
 90
              DPTR, #802Fh
 91
      MOV
              A, #1
 92
       MOV
 93
      MOVX
              @DPTR, A
 94
 95 ; Preparing input values
 96 PREPARING:
              DPTR, #7FFBh
 97 MOV
                             ; \;
   MOVX
 98
              A, @DPTR
                             ; | Cyclic polling of the readiness bit
      JZ
 99
              PREPARING
                             ; /
              DPTR, #7FFAh
100
      MOV
                             ; \;
              A, @DPTR
101
      MOVX
                             ; | Writing the input value
102
      MOV
              20h, A
103
104 ; Calculation of a logical function
105 MOV C, 1
106
      ANL
             C, /2
```

```
107
                                                   C, /3
                        ANL
107 ANL C, /3
108 MOV 8, C
109 MOV C, 2
110 ANL C, /0
111 ANL C, /1
112 MOV 9, C
113 MOV C, 2
114 ANL C, /1
115 ANL C, 3
116 MOV 10, C
117 MOV C, 0
                      MOV
  117
                                                  C, 0
117 MOV C, 0

118 ANL C, /2

119 ANL C, 3

120 ORL C, 8

121 ORL C, 9

122 ORL C, 10

123 MOV 8, C
                                                                                                             ;
  125; Comparison of the obtained result with the reference function
 126 MOV DPTR, #8000h ; \; Preparing the address of DPI. RO . / the reference for the state of th
                         MOV
                                                                                                          ; / the reference function
                                                       DPL, R0
 128 JB 3, PTR_ 129 AJMP PTR_2
                                                                                                         ; \;Checking which half
                                                   3, PTR 1
                                                                                                          ; / of the reference function to use
  130 PTR 1:
  131 INC DPTR
                                                                                                     ; \; Preparation for working with the
                                                                                                             ; / second half of the reference function
  132
                           CLR
                                                        3
  133 PTR 2:
 133 PTR_Z:
134 MOVX A, @DPTR ;
R1. 20h ; Preparing the shift counter
  137 CJNE
                                                       R1, #00h, PTR 3 ; \;
  138 АЈМР
                                                        PTR 4
                                                                                                              ;
  139 PTR 3:
                                                                                                               ; | Shift the desired bit to
  140 RR
                                                                                                             ; | the first (index=0) position
                                                  A
  141
                        DEC
                                                   R1
                                                                                                             ;
  142 AJMP SHIFT
                                                                                                             ; /
143 PTR 4:

144 MOV C, 8

145 MOV P4.0, C

146 MOV C, ACC.0

147 CPL C

148 MOV P4.1, C

149 MOV DPTR, #7FFAh

150 MOVX A, @DPTR

151 MOV DPTR, #8000h

152 ANL A, #00001111b

153 ADD A, #20h

154 MOV DPL, A

155 MOVX A, @DPTR

156 MOV B, A

157 MOV B, A

158 MUL AB

159 MOV TMOD, #000000

161 CLR TR0
  143 PTR 4:
                                                                                                         ; \;
                                                                                                         ; | Output of the received result
                                                                                                          ; | and the reference to the P4 channel
                                                                                                             ;
                                                                                                              ; /
                                                   A, #00001111b
                                                        TMOD, #0000011b
  161
                    CLR
                                                       TR0
 162 MOV163 SETB
                                                        TL0, #00h
                                                     TR0
  164 PTR 5:
```

```
R1, #0FFh
165 MOV
166 PTR_6:
167 CLR
                TR0
                TL0, #16d
168 MOV
169 SETB
                TR0
170 PTR 7:
171
       JBC
                TFO, PTR 8
172
      AJMP
                PTR 7
173 PTR_8:
174 DJNZ
                R1, PTR_6
175
       DJNZ
                R2, PTR 5
176 MOV
                DPTR, #7FFBh
                              ; \;
176 MOV

177 MOV

178 MOVX

179 MOV

180 MOVX

181 INC

182 MOVX
                A, #00h
                               ; | Resetting the ready bit to 0
                @DPTR, A
DPTR, #7FFAh
                                ; /
                                ; \;
                                ; | The following set
                A, @DPTR
                                ; | of input data
                OPTR, A
                                ; /
183
184 AJMP PREPARING
185
186 END
```

5. Тестирование программы

В рамках тестирования разработанной программы были проверены все 16 возможных входных комбинаций. Результат тестирования представлен на рисунках 3.1 – 3.16 ниже.




Рисунок 3.1 – Результат тестирования на наборе «0».




Рисунок 3.2 – Результат тестирования на наборе «1».




Рисунок 3.3 – Результат тестирования на наборе «2».




Рисунок 3.4 – Результат тестирования на наборе «3».




Рисунок 3.5 – Результат тестирования на наборе «4».




Рисунок 3.6 – Результат тестирования на наборе «5».




Рисунок 3.7 – Результат тестирования на наборе «6».




Рисунок 3.8 – Результат тестирования на наборе «7».




Рисунок 3.9 – Результат тестирования на наборе «8».




Рисунок 3.10 – Результат тестирования на наборе «9».




Рисунок 3.11 — Результат тестирования на наборе «А».




Рисунок 3.12 – Результат тестирования на наборе «В».




Рисунок 3.13 – Результат тестирования на наборе «С».




Рисунок 3.14 – Результат тестирования на наборе «D».




Рисунок 3.15 – Результат тестирования на наборе «Е».




Рисунок 3.16 – Результат тестирования на наборе «F».

6. Список литературы и ссылки

- 1. Стрелец А. И., Иванников В. С., Ёхин М.Н. Методические указания для выполнения лабораторной работы "Битовый процессор" по курсу "Микропроцессорные устройства и системы" с использованием виртуального стенда. Москва 2018.
- 2. Е. В. Моисейкин. Микроконтроллеры семейства MCS-51 Теория и практика. Учебно-методическое пособие. Екатеринбург Издательство Уральского университета 2017.
- 3. Исходный код программы [Электронный ресурс] // https://github.com/Hypex146/MDnS-Lab-2.