

Quartus II入门教程


(一个 Verilog 程序的编译和功能仿真)

Quartus II 是 Altera 公司推出的专业 EDA 工具,支持原理图输入、硬件描述语言的输入等多种输入方式。硬件描述语言的输入方式是利用类似高级程序的设计方法来设计出数字系统。接下来我们对这种智能的 EDA 工具进行初步的学习。使大家以后的数字系统设计更加容易上手。



- 快捷工具栏:提供设置(setting),编译(compile)等快捷方式,方便用户使用,用户也可以在菜单栏的下拉菜单找到相应的选项。
- 菜单栏:软件所有功能的控制选项都可以在其下拉菜单中找到。
- 信息栏:编译或者综合整个过程的详细信息显示窗口,包括编译通过信息和报错信息。






3 选择芯片型号(我们选择 MAX3000A 系列下的 EPM3256AQC208-10 芯片)

(注:如果不下载到开发板上进行测试,这一步可以不用设置)


所选的芯片 的系列型号




4 选择仿真,综合工具(第一次实验全部利用 quartus 做,三项都选 None,然后 next)



5 工程建立完成(点 finish)



第三步:添加文件(file>new> VHDL file),新建完成之后要先保存。



第四步:编写程序

以实现一个与门和或门为例, Verilog 描述源文件如下:

module test(a,b,out1,out2); input a,b; Output out1,out2; assign out1=a&b; assign out2=a | b; endmodule

然后保存源文件;


第五步: 检查语法(点击工具栏的这个按钮 (start Analysis & synthesis))



点击确定完成语法检查


第六步: (锁定引脚,点击工具栏的 (pin planner))

(注: 如果不下载到开发板上进行测试, 引脚可以不用分配)




双击 location 为您的输入输出配置引脚。

第七步:整体编译(工具栏的按钮 (start Complilation))




第八步:功能仿真(直接利用 quratus 进行功能仿真)

1 将仿真类型设置为功能仿真(Assignments〉setting〉Simulator Settings〉下拉〉Function)




2 建立一个波形文件:


(new>Vector Waveform File)




然后导入引脚(双击 Name 下面空白区域>Node Finder>list>点击):




接下来设置激励信号(单击型)。 选择 C Timing>Multiplied by 1)






然后要先生成仿真需要的网表(工具栏 processing>Generate Functional Simulation Netlist)



接下来开始仿真(仿真前要将波形文件保存,点击工具栏 开始仿真):



观察波形, 刚好符合我们的逻辑。功能仿真通过。

第九步: 下载 (点击 (Programmer), 再点击 Hardware Setup 配置下载电缆, 单击弹出窗口的"Add Hardware"按钮,选择并口下载 ByteBlasterMV or ByteBlasterMV II,单击"Close"按钮完成设置。CPLD 器件生成的下载文件后缀名为. pof,点击下图所示方框,选中下载文件,然后直接点击 start 按钮开始下载)



完!