



Instituto Tecnológico de Costa Rica

Escuela de Ingeniería Electrónica

Caracterización de cargas de trabajo en el microcontrolador SIWA (RISC-V RV32I en FPGA)

Implementación de SIWA en FPGA

Proyecto Final de Graduación

Desarrollado en:	DCI-LAB, Laboratorio de Diseño de Circuitos Integrados
Institución:	Instituto Tecnológico de Costa Rica
Estudiante(s):	Iván Loaiza Arce
Carné:	2018086515
Profesor asesor actual:	PhD. Luis C. Rosales Alpizar
Fecha:	04 de Mayo de 2026

1. Introducción

El desarrollo de sistemas embebidos sobre arquitecturas abiertas ha cobrado gran relevancia en los últimos años, especialmente con la adopción del estándar RISC-V. En este contexto, el microcontrolador SIWA, basado en la arquitectura RV32I, surge como una solución orientada a aplicaciones de bajo consumo y simplicidad estructural, permitiendo su implementación en plataformas reconfigurables como las FPGA.

La implementación de SIWA en una FPGA no solo permite validar su funcionamiento a nivel de hardware, sino que también facilita el análisis de su comportamiento frente a distintas cargas de trabajo, así como la interacción con periféricos y memorias externas. Este proceso constituye una etapa fundamental dentro del flujo de diseño digital, ya que permite realizar pruebas previas a una posible implementación en silicio (pre-silicon validation).

El presente documento tiene como objetivo servir como guía para la implementación del microcontrolador SIWA en una FPGA, abarcando desde la configuración del entorno de desarrollo hasta la integración del sistema completo. Se describen los pasos necesarios para reproducir el diseño, así como las consideraciones técnicas asociadas a la plataforma utilizada.

2. Entorno de desarrollo utilizado

Para la implementación del microcontrolador SIWA se utilizó la tarjeta FPGA Nexys A7-100T, la cual incorpora un dispositivo Xilinx Artix-7 con referencia `xc7a100tcsg324-1`. Esta plataforma de desarrollo ofrece recursos lógicos suficientes para la integración y validación del sistema SIWA, además de contar con periféricos integrados como LEDs, switches, botones y comunicación UART, útiles para las pruebas del sistema.

La Nexys A7 es una tarjeta ampliamente utilizada en el área de diseño digital y sistemas embebidos debido a su compatibilidad con las herramientas de desarrollo de Xilinx y su facilidad de integración con diseños basados en HDL.

Para el desarrollo y programación de la FPGA se utilizó el software Xilinx Vivado. Este entorno proporciona las herramientas necesarias para la síntesis, implementación y generación del archivo de configuración (`bitstream`) utilizado para programar la FPGA.

Además, Vivado permite:

- Crear y administrar proyectos de diseño digital.
- Integrar módulos desarrollados en Verilog o VHDL.
- Realizar procesos de síntesis e implementación.
- Configurar restricciones físicas mediante archivos `.xdc`.
- Programar directamente la FPGA desde el entorno de desarrollo.

La combinación de la tarjeta Nexys A7-100T y el entorno Xilinx Vivado permite establecer una plataforma adecuada para la implementación y validación del microcontrolador SIWA sobre FPGA.

3. Archivos necesarios para la implementación de SIWA

Los archivos necesarios para la implementación del sistema SIWA se encuentran dentro del repositorio oficial del proyecto, denominado **Proyecto-Compilador-SIWA**. Este repositorio contiene tanto la documentación del proyecto como los archivos requeridos para realizar el montaje del sistema sobre FPGA.

Dentro del repositorio existe la carpeta:

SIWA-FPGA/SIWA_FPGA-master

En esta carpeta se encuentran los archivos necesarios para construir el proyecto en Xilinx Vivado, incluyendo módulos desarrollados en Verilog, archivos de memoria y archivos de restricciones utilizados para la implementación del microcontrolador SIWA sobre la FPGA Nexys A7-100T.

Es importante considerar que dentro de esta carpeta no se encuentra un proyecto de Vivado ya generado, sino únicamente los archivos fuente necesarios para montar el proyecto manualmente dentro del entorno de desarrollo.

El repositorio puede descargarse o clonarse utilizando Git mediante el siguiente comando:

```
git clone https://github.com/I-L-A/Proyecto-Compilador-SIWA.git
```

Una vez descargado el repositorio, el usuario deberá acceder a la carpeta correspondiente a SIWA FPGA e importar manualmente los archivos dentro de un nuevo proyecto de Vivado para posteriormente realizar la síntesis e implementación del diseño.

La estructura general del repositorio incluye:

- **Documentation:** documentación relacionada con el proyecto.
- **SIWA-FPGA/SIWA_FPGA-master:** archivos fuente necesarios para montar el sistema SIWA en Vivado.
- **Toolchain:** herramientas relacionadas con la compilación de programas para la arquitectura SIWA.

““latex

4. Carga de archivos fuente en Vivado

Una vez identificados los archivos fuente, la tarjeta FPGA y el software de desarrollo, se puede iniciar el proceso de implementación del sistema SIWA en Xilinx Vivado. Para esto, se debe crear un nuevo proyecto y agregar manualmente los archivos necesarios para montar el diseño.

Primero, se cargan los archivos fuente ubicados en la siguiente ruta:

SIWA_FPGA-master/Wrapper_PC_SIWA_IFC_ver1.0/Sources

En esta carpeta se encuentran los módulos correspondientes al sistema de interfaz y soporte del diseño, incluyendo archivos como:

- `addr_calc_comb.sv`
- `edge_detection.sv`
- `hold_reg.sv`
- `pxi_spi_memory.sv`
- `spi_ifc.sv`
- `top_SIWA_test.sv`

La Figura 1 muestra los archivos fuente agregados desde la carpeta correspondiente al wrapper e interfaz del sistema SIWA.




Figura 1: Archivos fuente cargados desde la carpeta `Wrapper_PC_SIWA_IFC_ver1.0/Sources`.

Seguidamente, se debe cargar el archivo superior correspondiente al núcleo del proyecto, el cual se encuentra en la siguiente ruta:

`SIWA_FPGA-master/TEC_RISCV/TOP`

Dentro de esta carpeta se encuentra el archivo:

`topcore_tecriscv.sv`




Figura 2: Archivos cargados desde la carpeta TEC_RISCV/TOP.

Este archivo forma parte del diseño principal del procesador y debe agregarse al proyecto de Vivado junto con los archivos fuente anteriores.

La Figura 2 muestra los archivos correspondientes al directorio TOP del proyecto, donde se encuentra el módulo principal del procesador.

De esta manera, el entorno de desarrollo contará con los módulos necesarios para iniciar la integración del sistema SIWA y continuar con las etapas posteriores de síntesis, implementación y generación del archivo de programación para la FPGA.

Antes de finalizar la creación del proyecto en Vivado, es necesario cargar el archivo de restricciones físicas del diseño, también conocido como archivo `.xdc`. Este archivo contiene la asignación de pines y configuraciones necesarias para la comunicación entre el diseño hardware y los recursos físicos de la tarjeta FPGA.

El archivo de restricciones utilizado para la implementación de SIWA se encuentra dentro de la carpeta:

SIWA_FPGA-master

Durante el proceso de creación del proyecto, en la sección **Add Constraints**, se debe agregar el archivo correspondiente a la tarjeta Nexys A7-100T.

La Figura 3 muestra la carga del archivo de restricciones dentro del entorno Vivado.




Figura 3: Carga del archivo de restricciones (.xdc) para la tarjeta Nexys A7-100T en Vivado.

La incorporación correcta de este archivo es fundamental para garantizar que las señales del diseño sean conectadas adecuadamente a los pines físicos de la FPGA, incluyendo reloj, GPIO, UART y demás periféricos utilizados por el sistema SIWA.

Posteriormente, en la sección correspondiente a la selección de la tarjeta FPGA dentro de Vivado, se debe acceder a la pestaña **Boards** y seleccionar la plataforma utilizada para la implementación del sistema.

Para este proyecto se utiliza la tarjeta:

Nexys A7-100T

la cual corresponde al dispositivo:

xc7a100tcsg324-1

La Figura 4 muestra la selección de la tarjeta Nexys A7-100T dentro del asistente de creación de proyectos de Vivado.




Figura 4: Selección de la tarjeta Nexys A7-100T en Vivado.

La selección correcta de la tarjeta permite que Vivado configure automáticamente parámetros compatibles con la FPGA utilizada, incluyendo recursos lógicos, interfaces disponibles y configuraciones base necesarias para la implementación del sistema SIWA.

5. Integración del Clock Wizard

Una vez cargados los archivos fuente y configurado el proyecto en Vivado, el sistema SIWA se encuentra prácticamente listo para su implementación. Sin embargo, es necesario agregar un bloque IP correspondiente a un generador de reloj (Clock Wizard), el cual permitirá generar y distribuir correctamente la señal de reloj utilizada por el diseño.

Dentro del proyecto, este bloque aparece asociado como:

```
xil_defaultlib.clk_wiz_0
```

El Clock Wizard es una IP proporcionada por Xilinx que permite generar señales de reloj con frecuencias específicas a partir del reloj principal de la FPGA. Su utilización es importante para garantizar la estabilidad temporal del sistema y el correcto funcionamiento del microcontrolador SIWA.

La Figura 5 muestra la jerarquía del diseño dentro de Vivado, donde puede observarse la integración del bloque `clk_wiz_0` dentro del módulo principal del sistema.




Figura 5: Jerarquía del diseño SIWA incluyendo el bloque IP Clock Wizard.

La incorporación de esta IP permite completar la integración del hardware necesario para continuar con las etapas de síntesis, implementación y programación de la FPGA.

5.1. Configuración del Clock Wizard

Para completar la integración del sistema SIWA es necesario configurar el bloque IP Clocking Wizard, encargado de generar la señal de reloj utilizada por el diseño. Esta IP permite crear relojes internos con frecuencias específicas a partir del reloj principal de la FPGA.

La primera etapa consiste en localizar la IP dentro del catálogo de Vivado. Para ello, se accede al apartado **IP Catalog** y se busca el término **clk wi**, lo que permite encontrar la IP denominada **Clocking Wizard**.

La Figura 6 muestra la localización de la IP dentro del entorno Vivado.




Figura 6: Búsqueda de la IP Clocking Wizard dentro del IP Catalog de Vivado.

Posteriormente, se abre la ventana de configuración del Clock Wizard. En la pestaña **Clocking Options** se definen las características generales del generador de reloj. En este caso se utiliza la configuración basada en PLL (**Phase Locked Loop**), manteniendo habilitada la opción de síntesis de frecuencia (**Frequency Synthesis**).

Además, se habilita la señal de reinicio (**reset**) y se configura como activa en alto (**Active High**), permitiendo reinicializar el bloque cuando sea necesario.

La Figura 7 muestra las opciones generales de configuración utilizadas para el Clock Wizard.




Figura 7: Configuración general del Clock Wizard.

Seguidamente, en la pestaña **Output Clocks**, se configura la frecuencia de salida del reloj generado. Para este diseño se utiliza una frecuencia de salida de:

20 MHz

correspondiente a la señal:

`clk_out1`

La frecuencia configurada será utilizada posteriormente por el sistema SIWA como reloj principal del procesador y de los módulos asociados.

La Figura 8 muestra la configuración de frecuencia de salida utilizada.




Figura 8: Configuración de la frecuencia de salida del Clock Wizard.

Dentro de las opciones adicionales del bloque también se habilita la entrada de reinicio del PLL/MMCM. Esta señal permite reiniciar internamente el generador de reloj en caso de ser necesario durante el funcionamiento del sistema.

La Figura 9 muestra la habilitación de la señal de reset y su configuración como activa en alto.




Figura 9: Configuración de la señal de reset del Clock Wizard.

Finalmente, una vez completada la configuración de la IP, Vivado genera automáticamente los archivos necesarios para integrar el Clock Wizard dentro del diseño. Entre estos archivos se incluyen plantillas de instanciación, checkpoints sintetizados y archivos utilizados durante simulación e implementación.

La Figura 10 muestra la ventana de generación de productos de salida de la IP.




Figura 10: Generación de archivos asociados al Clock Wizard.

Una vez generados estos archivos, el bloque Clock Wizard queda completamente integrado dentro del proyecto y puede ser utilizado por el sistema SIWA durante la síntesis e implementación sobre la FPGA Nexys A7-100T.