Instituto Tecnológico de Costa Rica

Escuela de Ingeniería Electrónica

Caracterización de cargas de trabajo en el microcontrolador SIWA (RISC-V RV32I en FPGA)

Anteproyecto

Proyecto Final de Graduación

Desarrollado en:	DCI-LAB, Laboratorio de Diseño de Circuitos Integrados
Institución:	Instituto Tecnológico de Costa Rica
Estudiante(s):	Iván Loaiza Arce
Carné:	2018086515
Profesor asesor actual:	PhD. Luis C. Rosales Alpizar
Fecha:	27 de febrero de 2026

Declaratoria de autenticidad

Yo, Iván Loaiza Arce, declaro bajo la fe de juramento que el presente documento es de mi autoría, no contiene plagio y constituye una propuesta original para optar por el curso de Proyecto de Graduación de la Escuela de Ingeniería Electrónica del Tecnológico de Costa Rica.

Nombre y Firma:

_____

_____

Lista de Acrónimos

ALU Arithmetic Logic Unit: unidad encargada de operaciones aritméticas y lógicas. 4

CPI Cycles Per Instruction: cantidad promedio de ciclos requeridos para ejecutar una instrucción. 4

CPT Cycles Per Task: cantidad de ciclos necesarios para completar una tarea o iteración de un workload. 4

CRT0 C Runtime Zero: rutina de arranque mínima que inicializa memoria y transfiere el control al programa principal en C. 9

DCI-LAB Laboratorio de Diseño de Circuitos Integrados. 4

FPGA Field Programmable Gate Array: dispositivo reconfigurable usado para prototipar hardware digital. 4

GCC GNU Compiler Collection: compilador libre utilizado en el ecosistema RISC-V. 41

LMA Load Memory Address: dirección física donde se almacenan los datos en memoria no volátil (ej. Flash). 9

MMIO Memory-Mapped I/O: técnica de acceso a periféricos mediante direcciones de memoria asignadas. 7

MTPS Millions of Tasks Per Second: número de tareas completas que el procesador puede ejecutar por segundo a una frecuencia dada. 15

Nexys A7 Placa de desarrollo FPGA basada en Xilinx Artix-7. 15

RISC-V Computadora con Conjunto de Instrucciones Reducido - Quinta generación. 4

RV32I Conjunto de instrucciones base de 32 bits de RISC-V orientado a operaciones enteras (sin extensiones). 4

SIWA Microcontrolador desarrollado en el TEC basado en RISC-V RV32I, optimizado para bajo consumo y sintetizable en FPGA. 4

SPI Serial Peripheral Interface: interfaz serial síncrona de alta velocidad para comunicación con memorias y periféricos. 7

UART Universal Asynchronous Receiver/Transmitter: periférico para comunicación serial asincrónica. 7

VMA Virtual Memory Address: dirección donde los datos son cargados en memoria durante la ejecución. 9

Lista de términos en inglés

Término	**Significado en el contexto del proyecto**
Workload	Conjunto de tareas o programas representativos que se ejecutan en un sistema para evaluar su rendimiento y consumo.
Benchmark	Programa o conjunto de pruebas estandarizadas usadas para comparar el desempeño de sistemas de hardware o software.
Fingerprint (huella digital)	Perfil característico que resume el comportamiento de un sistema bajo una carga determinada (ej. consumo, uso de bloques internos, métricas de rendimiento).
Toolchain	Conjunto de herramientas de software (compilador, ensamblador, enlazador, utilidades) necesarias para compilar y generar ejecutables para un procesador específico.
Linker Script	Archivo de configuración que define el mapa de memoria del sistema y la ubicación de cada sección de un programa compilado.
Bootloader	Programa mínimo encargado de iniciar el sistema, cargar el código principal en memoria y transferirle el control.
Bare-metal	Programación directa sobre el hardware, sin sistema operativo ni librerías avanzadas, con acceso directo a registros y periféricos.
Pipeline	Técnica de diseño de procesadores que divide la ejecución de instrucciones en etapas para aumentar el rendimiento. En el caso de SIWA no se implementa.

Término	**Significado en el contexto del proyecto**
Debugging	Proceso de detección, análisis y corrección de errores en software o hardware.
Overhead	Carga adicional de tiempo, energía o recursos que introduce un procedimiento o técnica más allá de la ejecución básica de un programa.
Latency	Tiempo de retardo entre la emisión de una instrucción u operación y la obtención de su resultado.
Throughput	Cantidad de operaciones o tareas que un sistema puede completar en un tiempo determinado (tasa de procesamiento).

Entorno del proyecto

El proyecto se desarrollará en el Laboratorio de Diseño de Circuitos Integrados (DCI-LAB) del Instituto Tecnológico de Costa Rica, en un entorno académico y experimental orientado al análisis de arquitecturas embebidas. Su propósito es desarrollar una metodología reproducible para la caracterización del microcontrolador SIWA, basado en la arquitectura RISC-V y específicamente en el conjunto base RV32I. El sistema se implementa sobre un dispositivo lógico FPGA y permite la ejecución en modalidad bare-metal, es decir, sin sistema operativo, dentro de un entorno experimental orientado al análisis de arquitecturas embebidas. Para ello se emplea una cadena de herramientas RISC-V (compilador, ensamblador, enlazador y conversor de binarios) que transforma código en C a instrucciones ejecutables, junto con contadores internos del procesador que permiten medir ciclos e instrucciones y calcular indicadores de rendimiento como los ciclos por instrucción CPI y los ciclos por tarea CPT.

El entorno experimental se estandariza para garantizar la reproducibilidad, utilizando cargas representativas como la multiplicación de matrices 8×8, que permite evaluar la eficiencia de la unidad aritmético-lógica ALU.

Desde el punto de vista legal y económico, el uso del estándar RISC-V libre de licencias elimina barreras propietarias y reduce costos, al aprovechar los recursos y herramientas disponibles en el laboratorio. Además, el proyecto promueve el desarrollo de sistemas embebidos de bajo consumo energético, alineados con los objetivos nacionales de soste-

[0]Las siglas azules redirigen a su significado en la lista de acrónimos.

nibilidad, el proyecto se alinea con el Objetivo de Desarrollo Sostenible 4, orientado a garantizar una educación inclusiva, equitativa y de calidad, particularmente en sus metas 4.3 y 4.4. La adopción de la arquitectura abierta RISC-V y el uso de herramientas libres de licenciamiento fortalecen el acceso equitativo a formación técnica y superior de calidad, al eliminar barreras económicas asociadas a tecnologías propietarias y facilitar su implementación en entornos académicos. Asimismo, el proyecto contribuye al desarrollo de competencias técnicas avanzadas en arquitectura de computadores, sistemas embebidos y diseño digital, favoreciendo la empleabilidad y el fortalecimiento del capital humano especializado. Esta articulación entre ciencia, tecnología y formación académica responde al enfoque institucional de vincular la investigación aplicada con el cumplimiento de los Objetivos de Desarrollo Sostenible [12]. Todas las actividades se realizarán bajo normas de seguridad eléctrica y manipulación segura de equipos electrónicos de baja tensión, asegurando la integridad del personal y la validez técnica de los resultados.

Definición del problema

El microcontrolador SIWA presenta restricciones de arquitectura y un diseño que no es plenamente compatible con herramientas de caracterización estandarizadas, lo que dificulta la evaluación de su rendimiento bajo condiciones de estímulo controladas y reproducibles. Esta situación impide realizar un perfilado formal del sistema orientado a la optimización sistemática de su desempeño. En consecuencia, se requiere establecer un proceso formal de optimización sustentado en un flujo de compilación adaptado al entorno SIWA y en la medición cuantitativa mediante métricas computacionales estandarizadas, como el CPI (Cycles Per Instruction), que permitan la validación experimental y la comparación objetiva entre distintas configuraciones del sistema.

Esta situación genera la necesidad de desarrollar un procedimiento integrado que vincule la definición de cargas de trabajo, la configuración estable del flujo de compilación y la instrumentación en FPGA, garantizando resultados trazables y comparables. Abordar este vacío permitirá evaluar y caracterizar el rendimiento del microcontrolador en condiciones reales y generar una base experimental sólida para su validación y optimización. El proyecto se justifica por su aporte académico y técnico al consolidar una metodología reproducible en el DCI-LAB del Instituto Tecnológico de Costa Rica, para fortalecer las capacidades locales en diseño y análisis de hardware abierto, y promover el uso de métricas cuantitativas para el estudio de sistemas embebidos de bajo consumo energético.

Síntesis del problema

El Laboratorio de Diseño de Circuitos Integrados del Instituto Tecnológico de Costa Rica necesita una metodología estructurada y repetible para evaluar el rendimiento del microcontrolador SIWA bajo cargas de software enfocadas principalmente en operaciones aritméticas y con un toolchain adaptado, porque aún no existen procedimientos experimentales que integren la configuración del hardware y el flujo de compilación. Esta metodología servirá como base para futuras versiones del SIWA y otros desarrollos RISC-V del TEC.

Enfoque de la solución

El proyecto se desarrolla mediante un enfoque metodológico de carácter experimental ingenieril, siguiendo la lógica del modelo en "V", en el cual cada decisión de diseño tiene una correspondencia directa con una etapa posterior de verificación. Este marco metodológico garantiza trazabilidad entre las restricciones del microcontrolador SIWA (Sistema para Aplicaciones Inteligentes y Portátiles), su entorno de compilación y los resultados experimentales obtenidos a partir de su ejecución en FPGA (Matriz de Puertas Programables en Campo).

El enfoque se estructura en tres pilares: delimitación de restricciones del sistema, implementación del entorno de compilación y ejecución, y validación mediante medición experimental y análisis comparativo. A continuación, se detallan las fases integrando imágenes, código y fundamentos técnicos.

1. Delimitación de restricciones del microcontrolador (Requisitos)

La primera fase consiste en analizar las limitaciones y configuraciones funcionales del SIWA a partir del documento *TEC-RISC-V Microarchitecture* (DCI-LAB, 2020). Entre las restricciones más relevantes se consideran:

- ISA RV32I sin extensiones M (aritmética con multiplicador) ni FP (punto flotante).
- 8 kB de SRAM para código, pila, datos inicializados y no inicializados.
- Ejecución en modo máquina sin soporte para interrupciones avanzadas.

- Accesos alineados a memoria y periféricos expuestos mediante MMIO (Memoria Mapeada de Entrada/Salida).
- Espacios fijos para UART (Transmisor-Receptor Asíncrono Universal) y SPI (Interfaz Periférica Serial).



Figura 1: Mapa de memoria del microcontrolador SIWA basado en la especificación TEC-RISC-V (25 bits de dirección) [6].

El mapa de memoria de la Figura 1 estructura al sistema en cuatro regiones: los primeros 8 kB dedicados a memoria SRAM; una zona intermedia no asignada; 8 MB para UART y 16 MB para SPI. La región superior del espacio de direcciones (a partir de los 32 MB) no es direccionable.

Esta organización condiciona el tamaño máximo de los programas, la estructura del linker script y el alcance de las pruebas experimentales. Cualquier cambio en estas direcciones podría modificar el comportamiento del SIWA y, por ende, las métricas extraídas mediante los contadores internos (`mcycle` y `minstret`).

2. Implementación del toolchain, enlazado y carga (Implementación)

Una vez definidas las restricciones del sistema, se implementa el entorno de compilación y ejecución bajo un flujo *bare-metal*. La Figura 2 muestra la cadena de herramientas empleada para garantizar reproducibilidad del experimento.



Figura 2: Cadena de entorno para reproducibilidad [5, 3].

El flujo parte del compilador `riscv32-unknown-elf-gcc`, que traduce el código en C hacia ensamblador RV32I. Luego, el ensamblador genera código máquina, y el enlazador `ld` ubica cada sección del programa en direcciones concretas según un archivo de configuración o linker script. El resultado es un ejecutable ELF que posteriormente se convierte a formatos `.hex` o `.mem` para la FPGA.

Se proyecta adaptar un linker script específico para SIWA, preservando las regiones de memoria del dispositivo, la siguiente representación es un posible ejemplo de como podría estructurarse:

```
ENTRY(main)

MEMORY {
  CODE (rx)  : ORIGIN = 0x00000000, LENGTH = 4K
  DATA (rw)  : ORIGIN = 0x00001000, LENGTH = 4K
  UART (rw)  : ORIGIN = 0x0080000, LENGTH = 8M
  SPI  (rw)  : ORIGIN = 0x0100000, LENGTH = 16M
}

SECTIONS {
  .text : { *(.text*) *(.init) *(.rodata*) KEEP(*(.startup*)) } > CODE
  .data : { *(.data*) } > DATA
  .bss  : { *(.bss*) *(COMMON) } > DATA
  .uart : { *(.uart*) } > UART
  .spi  : { *(.spi*) } > SPI
}
```

Figura 3: Fragmento del linker script utilizado en el entorno SIWA

En esta configuración se prioriza:

- El código ejecutable no exceda los 4 kB disponibles.
- Los datos inicializados y no inicializados permanezcan dentro de la SRAM.
- Los periféricos se accedan por direcciones correctas, evitando fallos por desalineamiento o accesos ilegales.

Durante el arranque, una rutina `CRT0` inicializa la pila, limpia la sección `.bss` y copia datos desde memoria no volátil hacia SRAM, estableciendo correspondencias entre LMA (Dirección de Memoria de Carga) y VMA (Dirección de Memoria Virtual) [3].

La estabilidad del linker script es crítica, ya que se basa en la consistencia estructural del mapa de memoria y a la invariabilidad en la asignación de secciones durante las distintas ejecuciones experimentales. Cualquier modificación en este archivo puede alterar las direcciones base del código y de los datos, introduciendo variaciones en los ciclos de inicialización y afectando directamente métricas como CPI, CPT y MTPS. Por ello, el linker script se mantiene alineado de manera estricta con el mapa de memoria definido y se conserva invariable a lo largo de todas las sesiones experimentales, garantizando la reproducibilidad y comparabilidad de los resultados.

3. Ejecución, medición y análisis (Validación)

Una vez generados los binarios, estos se cargan en la FPGA donde SIWA se encuentra sintetizado. Los workloads se ejecutan bajo condiciones controladas, y se extraen valores de los contadores internos. A partir de estas mediciones se calculan métricas experimentales.

Posteriormente, se construyen lo que se denominan huellas digitales de rendimiento, que básicamente son conjuntos organizados de mediciones que permiten describir cómo se comporta el sistema cuando ejecuta distintos programas de prueba. Estas mediciones incluyen indicadores como el CPI, CPT y otras métricas que permiten estimar el desempeño general del sistema. Al comparar estos valores, es posible identificar patrones de funcionamiento, evaluar qué tan eficiente es la unidad aritmético-lógica (ALU) y analizar cómo el proceso de compilación influye en el rendimiento final. Los resultados se documentan de manera sistemática en el informe técnico, garantizando que los experimentos puedan reproducirse y verificarse dentro del DCI-LAB.

En conjunto, este enfoque metodológico integra hardware, software y análisis experimental en una secuencia controlada y verificable, alineada con los objetivos del proyecto y los principios del desarrollo ingenieril reproducible.

Meta

Contribuir al fortalecimiento de la comunidad de desarrollo, herramientas y conocimientos asociados a la arquitectura de procesadores de conjunto reducido de instrucciones, en el Instituto Tecnológico de Costa Rica (ecosistema RISC-V). Mediante una metodología reproducible y un flujo de compilación adaptado que permitan analizar y optimizar el rendimiento del microcontrolador SIWA en FPGA.

Objetivo general

Desarrollar un flujo de compilación adaptado para el microcontrolador SIWA (toolchain y linker script) y una metodología reproducible de caracterización experimental en FPGA, que permitan cuantificar el rendimiento y consumo energético bajo cargas aritméticas representativas, estableciendo una base metodológica aplicable a futuras versiones del procesador.

Indicador del objetivo general: Flujo de compilación funcional documentado y metodología reproducible validada experimentalmente, con resultados verificables de rendimiento y consumo energético en SIWA sintetizado en FPGA.

Objetivos específicos

1. Diseñar el flujo conceptual de compilación y caracterización del microcontrolador, estableciendo la secuencia de etapas, herramientas y criterios técnicos que permitan modelar los procesos de carga y creación de código dentro del entorno experimental.
   Indicador: Documento técnico del diseño elaborado, que describa con claridad las etapas del flujo de compilación y los pasos definidos para la caracterización experimental, indicador "Diseño del flujo conceptual" (véase Apéndice de Indicadores SMART).

2. Implementar una aplicación de software en las plataformas RISC-V seleccionadas, integrándola en el entorno experimental SIWA con el fin de ejecutar estímulos controlados y cuantificar el rendimiento del microcontrolador mediante métricas computacionales estandarizadas. **Indicador:** Entorno experimental configurado y operativo, con los algoritmos implementados y en ejecución dentro del sistema, indicadores "Número de workloads validados" y "Tiempo promedio de compilación y carga" (véase Apéndice de Indicadores SMART).

3. Validar la metodología propuesta mediante la verificación del funcionamiento y del desempeño del sistema implementado, asegurando la coherencia de los resultados obtenidos y su aplicabilidad a futuras versiones del microcontrolador.
   Indicador: Resultados documentados y analizados que confirmen la funcionalidad del sistema y la consistencia de la metodología aplicada, indicadores "Exactitud del cálculo de rendimiento", "Reproducibilidad experimental" y "Validación de la metodología" (véase Apéndice de Indicadores SMART).

Procedimientos para la ejecución del proyecto

El procedimiento metodológico adoptado se inspira en una secuencia coherente con el modelo en "V", ampliamente utilizado en ingeniería de sistemas para garantizar la trazabilidad entre los requisitos, el diseño, la implementación y las fases de validación y verificación. En este contexto, el brazo izquierdo del modelo corresponde a la definición

de restricciones, el diseño de cargas de trabajo y la implementación del entorno experimental, mientras que el brazo derecho abarca la verificación del hardware y software en FPGA, el análisis de resultados mediante el modelo GQM (Objetivo Pregunta Métrica) y la validación final a través de las huellas digitales del microcontrolador SIWA.

Este enfoque permite mantener una correspondencia directa entre cada etapa de desarrollo y su proceso de validación asociado, asegurando la coherencia y reproducibilidad del experimento. De esta forma, se logra no solo medir el rendimiento del microcontrolador, sino también establecer una metodología verificable y documentada para futuras investigaciones dentro del ecosistema RISC-V en el DCI-LAB del Instituto Tecnológico de Costa Rica.



Figura 4: Modelo en “V” adaptado al procedimiento metodológico del proyecto SIWA. El brazo izquierdo representa las etapas de requisitos, diseño e implementación; el derecho, los procesos de verificación, análisis y validación final.

En la Figura 4 se ilustra cómo las seis fases del procedimiento desde la delimitación de restricciones del microcontrolador hasta la construcción de las huellas digitales se integran dentro del modelo en V. Cada etapa se valida o verifica en a su contraparte, garantizando consistencia entre la intención del diseño y el comportamiento medido en la FPGA. El resultado es un flujo metodológico reproducible, técnicamente riguroso y alineado con los principios de ingeniería de sistemas aplicados a la caracterización de arquitecturas RISC-V.

1. **Delimitación de restricciones del microcontrolador (Requisitos)**

El primer paso del proyecto consiste en identificar claramente las limitaciones y capacidades del microcontrolador. Esta delimitación es necesaria para saber qué tipo de programas pueden ejecutarse, cuánta memoria se puede utilizar y bajo qué condiciones deben realizarse las pruebas.

En esta etapa se revisa la documentación oficial del SIWA para conocer aspectos como el tamaño máximo del programa, la cantidad de memoria disponible, la forma en que el sistema gestiona los datos y la manera en que se comunican los periféricos. Con esta información se establecen los límites dentro de los cuales debe funcionar el proyecto.

Comprender estas restricciones permite diseñar cargas de trabajo acordes con las características reales del microcontrolador, evitar errores durante la ejecución y asegurar que las mediciones experimentales sean consistentes. Además, estas condiciones se mantienen fijas durante toda la investigación para garantizar que los resultados obtenidos sean comparables y reproducibles.

2. **Selección y diseño de workloads compatibles (Diseño)**
   Debido a las limitaciones del microcontrolador, no es viable emplear benchmarks estándar como Dhrystone o CoreMark en su versión completa [8], ya que requieren operaciones no soportadas o un uso intensivo de memoria dinámica. Por ello, los workloads se diseñarán como microbenchmarks, programas de prueba diseñados para medir de forma aislada y controlada el desempeño de un componente específico del procesador, como la ejecución de instrucciones o el acceso a memoria. A diferencia de los benchmarks completos, se enfoca en operaciones particulares para obtener métricas precisas y reproducibles del comportamiento arquitectónico [7]. Orientados en operaciones con enteros, lógica booleana y control de flujo básico, garantizando su compatibilidad con la arquitectura RV32I y con los recursos disponibles del SIWA sintetizado en FPGA.

   Dado que el objetivo principal del proyecto es caracterizar el desempeño de la unidad aritmético-lógica (ALU), se priorizan workloads que ejerciten directamente las operaciones aritméticas y lógicas del procesador, asegurando un análisis claro y representativo del comportamiento interno del sistema.

   En este contexto, se consideran adecuados los siguientes tipos de microbenchmarks:

   - **Benchmark ALU básico:** realiza operaciones de suma y resta en bucle para determinar el CPI mínimo y evaluar la latencia de la ALU utilizando exclusivamente instrucciones ADD y SUB de RV32I.

- **Multiplicación por sumas sucesivas:** implementa productos de matrices pequeñas (por ejemplo, 8×8 o 16×16) mediante acumulación y desplazamientos, permitiendo medir el esfuerzo computacional de operaciones aritméticas complejas en ausencia de un multiplicador por hardware.
- **Load/Store intensivo:** copia bloques de datos entre arreglos (1 kB), con el fin de complementar el análisis de la ALU evaluando también la interacción con la memoria interna y la latencia asociada a accesos repetitivos.
- **Control lógico con saltos:** ejecuta comparaciones y bifurcaciones mediante instrucciones BEQ y BNE en bucle, lo que permite estudiar la penalización por saltos y el impacto del control de flujo en la eficiencia aritmética general.
- **CoreMark reducido:** versión adaptada del benchmark CoreMark, eliminando multiplicación y punto flotante, para evaluar el comportamiento del compilador bajo las restricciones de SIWA sin comprometer la caracterización de la ALU.

El diseño de estos microbenchmarks específicos permite analizar el rendimiento de la ALU del SIWA de manera directa, evitando dependencias con extensiones no implementadas y manteniendo un control estricto sobre las condiciones experimentales [1, 3].

3. **Implementación de toolchain, enlazado y carga (Implementación)**
En esta etapa se prepara el entorno necesario para convertir los programas de prueba en archivos ejecutables capaces de funcionar en el microcontrolador. Para ello se utiliza una cadena de herramientas especializada (*toolchain*) que permite compilar, ensamblar y organizar el código dentro de la memoria del dispositivo.

El procedimiento consiste en configurar correctamente el compilador, el enlazador y los archivos de soporte para que los programas se generen siempre de la misma forma y puedan ejecutarse sin errores en la tarjeta de pruebas donde se encuentra la FPGA. Este entorno se mantiene constante durante todo el proyecto para asegurar reproducibilidad y evitar variaciones en los resultados experimentales.

Finalmente, los programas se cargan en la FPGA, donde SIWA está sintetizado, y se verifica que cada carga pueda ejecutarse bajo las condiciones definidas. Esta implementación garantiza que los workloads diseñados en la fase anterior puedan correr correctamente y que los datos medidos provengan de un entorno estable y controlado.

4. **Ejecución e instrumentación en FPGA (Integración/Verificación)**
   Se cargan los binarios en la Nexys A7 y se ejecutan sobre SIWA. Se leen contadores internos `mcycle` y `minstret` para medir ciclos e instrucciones retiradas; los resultados se envían por UART a una PC para registro ordenado [7]. Esta fase verifica la integridad del flujo (software y hardware) y produce datos crudos para análisis.

5. **Procesamiento y análisis de datos con GQM (Validación de resultados)**
   Se definen los requisitos funcionales del sistema y los objetivos de validación. Siguiendo el enfoque GQM [10], se establecen los siguientes elementos:

   - **Objetivo (G):** caracterizar el rendimiento y consumo del microcontrolador SIWA bajo cargas aritméticas y lógicas representativas.
   - **Preguntas (Q):**
     - ¿Cómo varía el CPI según el tipo de operación ejecutada?
     - ¿Cuál es el impacto del tamaño de datos y la optimización del compilador en el CPT y MTPS?
     - ¿Qué relación existe entre la cantidad de ciclos y la energía estimada por tarea?
   - **Métricas (M):** CPI, CPT, MTPS y energía por tarea (E_{tarea}).



Figura 5: Modelo GQM aplicado al proyecto SIWA. La jerarquía muestra la relación entre el objetivo experimental, las preguntas de rendimiento y las métricas cuantitativas empleadas en el análisis [10].

El diagrama de la Figura 5 representa gráficamente la aplicación del modelo GQM dentro del procedimiento metodológico. En él se observa cómo el objetivo

general de caracterización se descompone en preguntas específicas de desempeño (CPI, CPT, MTPS, E_{tarea}), las cuales derivan directamente en métricas cuantitativas medibles mediante los contadores internos del microcontrolador (`mcycle` y `minstret`). Se depuran registros, se calculan indicadores y se generan tablas o gráficos comparativos. El entorno y versiones del compilador permanecen fijos para garantizar reproducibilidad [5].

6. **Construcción de huellas digitales y validación global (Validación)**
   Con los indicadores consolidados se elaboran huellas digitales que sintetizan el comportamiento computacional y energético del SIWA por tipo de carga (ALU, memoria, control). Estas huellas sirven como evidencia de validación del flujo y como referencia institucional reproducible para DCI-LAB [2]. Los hallazgos alimentan un ciclo de mejora: ajustes en workloads y/o en el toolchain.

Cronograma de actividades



Figura 6: Cronograma (16 semanas) alineado con la MML (Matriz de Marco Lógico), con ruta crítica resaltada.

Descripción y análisis del cronograma

El cronograma de la Figura 6 organiza el desarrollo del proyecto en **16 semanas**, distribuidas en tres fases principales: preparación del entorno, implementación de cargas aritméticas y validación metodológica mediante análisis experimental.

- **Fase 1 – Preparación del entorno experimental (Semanas 1–3):** Incluye la puesta a punto del laboratorio, la configuración de herramientas y la verificación inicial del sistema, garantizando que tanto el hardware como el software estén listos para la ejecución de pruebas.
- **Fase 2 – Implementación y ejecución de cargas (Semanas 3–10):** Comprende el diseño y compilación de workloads aritméticos, la adaptación del flujo de compilación, la carga en FPGA y la ejecución en el microcontrolador, validando estabilidad operativa y consistencia preliminar de las mediciones.
- **Fase 3 – Validación metodológica y análisis (Semanas 10–16):** Abarca la recolección de datos con contadores internos, el procesamiento de métricas (CPI, CPT y MTPS), la comparación de resultados y la construcción de huellas digitales, concluyendo con la consolidación de la metodología y la entrega del informe técnico.

Este esquema permite una transición ordenada entre preparación, implementación y validación, garantizando la coherencia metodológica y el cumplimiento de los objetivos planteados.

Uso de recursos

El proyecto se desarrollará en el Laboratorio de Diseño de Circuitos Integrados (DCI-LAB) del Instituto Tecnológico de Costa Rica, utilizando recursos institucionales disponibles para su ejecución y validación.

- **Recurso humano:** El estudiante de Ingeniería Electrónica será responsable del desarrollo experimental y análisis de resultados, con asesoría del profesorado del área de microarquitecturas digitales.
- **Infraestructura:** Laboratorios del DCI-LAB con estaciones de trabajo, fuentes, osciloscopios, multímetros, módulos FPGA y conexión a internet para pruebas y documentación.

- **Recursos tecnológicos:** Tarjeta FPGA Nexys A7 (Artix-7 XC7A100T), cables, conectores y equipos de medición para la implementación y verificación del microcontrolador SIWA.
- **Software:** Xilinx Vivado Design Suite, toolchain RISC-V (riscv32-unknown-elf-gcc, objcopy, objdump, qemu-system-riscv32) y scripts en Python para análisis y visualización de datos.

El uso de estos recursos garantiza la viabilidad técnica y la reproducibilidad del proyecto dentro de las capacidades del DCI-LAB.

Presupuesto

Rubro	Cantidad	Costo (CRC)
Materiales y repuestos		
Cable USB-JTAG tipo A–B	1	5 000
Cables Dupont, jumpers y conectores UART	1 lote	6 000
Pinzas y herramientas ESD básicas	1 set	4 000
Protoboard y adaptadores de pines	1	3 000
Repuestos eléctricos menores (cables, resistores, headers)	1 lote	5 000
Operación y mantenimiento		
Consumo energético del laboratorio	–	3 000
Mantenimiento preventivo de equipos	–	4 000
Horas de trabajo del investigador		
Horas de trabajo en laboratorio (10 h/semana)	16 semanas	120 000
Licencias y herramientas digitales		
Vivado WebPACK (Xilinx)	Licencia académica	0
RISC-V GNU Toolchain (riscv32-unknown-elf-gcc)	Software libre (GPL/BSD)	0
QEMU-RISC-V	Software libre (GPL)	0
Python + NumPy/Pandas/Matplotlib	Software libre (PSF/MIT/BSD)	0
Git y GitHub/GitLab (plan educativo)	Software libre/Freemium	0
Total estimado		**150 000**

Cuadro 2: Presupuesto estimado de materiales, operación y herramientas digitales para la caracterización experimental del microcontrolador SIWA.

Anexos

- Carta de aceptación de la Escuela o empresa (pendiente).
- Hoja de información del proyecto. (pendiente)

Apéndices

Indicadores SMART

Meta (Impacto institucional)

Adopción institucional = (Proyectos o cursos que aplican la metodología / Total de posibles usuarios) $\times 100$. Unidad: %. Base: 0 %. Meta: ≥ 1 curso o proyecto dentro de 6 meses posteriores a la entrega. Frecuencia: semestral. Resp.: DCI-LAB. MOV: registro institucional y documentación del laboratorio.

Difusión técnica = (Documentos publicados / Documentos previstos) $\times 100$. Unidad: %. Base: 0 %. Meta: ≥ 90 %. Frecuencia: entrega final. Resp.: Tutor académico. MOV: informes aprobados y repositorio institucional.

Propósito (Metodología reproducible)

Exactitud del cálculo de rendimiento $= \dfrac{\text{mcycle}}{\text{minstret}}$. Unidad: ciclos/instrucción. Base: sin registro previo. Meta: error ≤ 5 %. Frecuencia: mensual. Resp.: Investigador principal. MOV: registros de contadores internos y hojas de análisis.

Reproducibilidad experimental $= \dfrac{\sigma}{\mu} \times 100$. Unidad: %. Base: no definida. Meta: desviación estándar ≤ 3 %. Frecuencia: semanal. Resp.: Estudiante ejecutor. MOV: bitácora de laboratorio y datos UART exportados a CSV.

Eficiencia del flujo de compilación $= \dfrac{\text{Compilaciones exitosas}}{\text{Totales}} \times 100$. Unidad: %. Base: 0 %. Meta: 100 %. Frecuencia: por ejecución. Resp.: Estudiante ejecutor. MOV: logs del compilador y reportes automáticos.

Objetivos específicos (Diseñar, Implementar, Validar)

Diseño del flujo conceptual = (Documentos entregados / Planificados) ×100. Unidad: %. Base: 0 %. Meta: 100 %. Frecuencia: única (etapa de diseño). Resp.: Investigador principal. MOV: documento técnico con diagrama metodológico.

Número de workloads validados = Conteo de programas ejecutables en SIWA. Unidad: número. Base: 0. Meta: $\geq$ 2 cargas aritméticas reproducibles. Frecuencia: mensual. Resp.: Estudiante ejecutor. MOV: reportes de ejecución y repositorio Git.

Tiempo promedio de compilación y carga = $\frac{\sum t_i}{n}$. Unidad: s. Base: desconocido. Meta: $\leq$ 60 s. Frecuencia: semanal. Resp.: Investigador principal. MOV: scripts de medición automática y registros de consola.

Validación de la metodología = $\frac{\text{Casos reproducibles}}{\text{Casos totales}} \times 100$. Unidad: %. Base: 0 %. Meta: $\geq$ 90 %. Frecuencia: mensual. Resp.: Investigador principal. MOV: informe técnico final y gráficas comparativas.

Estos indicadores permitirán controlar el progreso y validar los resultados del proyecto, garantizando que los objetivos específicos sean alcanzados dentro del tiempo, con precisión técnica y trazabilidad documental.

A. Levantamiento de requerimientos del sistema

ID	Descripción del requerimiento	Categoría	Prioridad	Criterio de aceptación
R1	El entorno de compilación deberá permitir generar binarios `.elf`, `.hex` y `.mem` compatibles con el mapa de memoria del SIWA.	Flujo de compilación	Alta	Compilación completa sin errores en al menos tres workloads distintos.

ID	Descripción del requerimiento	Categoría	Prioridad	Criterio de aceptación
R2	El linker script deberá adaptarse a la organización de memoria interna del SIWA, incluyendo regiones de código, datos y stack.	Flujo de compilación	Alta	Prueba de direccionamiento validada mediante inspección en `objdump`.
R3	El flujo de toolchain deberá ejecutarse íntegramente en Linux (Ubuntu 22.04) sin requerir privilegios de administrador.	Flujo de compilación	Media	Ejecución validada desde consola con permisos de usuario estándar.
R4	Los scripts de compilación deberán automatizar el proceso desde el código fuente hasta la generación del binario final.	Flujo de compilación	Alta	Ejecución con un solo comando o script principal.
R5	Los tiempos de compilación no deberán exceder los 30 segundos por programa en pruebas promedio.	Flujo de compilación	Media	Promedio medido $\leq$ 30 s para workloads básicos.
R6	El microcontrolador SIWA deberá ejecutarse sobre la FPGA Nexys A7 (Artix-7 XC7A100T) sintetizado en Vivado sin violaciones de temporización.	Ejecución experimental	Alta	Reporte de síntesis libre de *timing violations*.

ID	Descripción del requerimiento	Categoría	Prioridad	Criterio de aceptación
R7	La comunicación entre el SIWA y el computador host se realizará mediante UART para transmisión de métricas.	Ejecución experimental	Alta	Lectura y recepción de datos sin pérdida ni errores de sincronía.
R8	Cada workload deberá ejecutarse un mínimo de tres veces para validar la consistencia de resultados.	Ejecución experimental	Alta	Desviación estándar $< 3\,\%$ entre ejecuciones.
R9	El sistema deberá detectar y registrar fallos de ejecución (overflow, interrupciones no manejadas, fallos de carga).	Ejecución experimental	Media	Log automático generado al detectar error o reinicio.
R10	Las pruebas deberán realizarse bajo condiciones controladas de alimentación.	Ejecución experimental	Media	Verificación con multímetro antes y durante la prueba.
R11	El sistema deberá calcular los indicadores de rendimiento CPI, CPT y MTPS a partir de los contadores internos `mcycle` y `minstret`.	Análisis de datos	Alta	Resultados coherentes con los cálculos teóricos esperados.

ID	Descripción del requerimiento	Categoría	Prioridad	Criterio de aceptación
R12	Los resultados deberán almacenarse automáticamente en formato digital (.csv) junto con la fecha, workload y configuración del compilador.	Análisis de datos	Alta	Archivo generado correctamente después de cada ejecución.
R13	Los datos obtenidos deberán ser graficados mediante Python (`matplotlib`) para comparación visual entre workloads.	Análisis de datos	Media	Gráfico generado y exportado sin errores.
R14	El sistema deberá permitir la comparación entre distintos parámetros de compilación (optimizaciones O1–O4).	Análisis de datos	Media	Reporte comparativo generado correctamente.
R15	Los cálculos energéticos deberán basarse en los coeficientes de consumo caracterizados del SIWA.	Análisis de datos	Baja	Coherencia con los valores documentados en la tesis de Molina-Robles (2020, 2025).
R16	Todos los procedimientos deberán documentarse en una bitácora digital con fecha, versión del código y responsable.	Documentación y replicabilidad	Alta	Registro completo validado por tutor o asistente de laboratorio.

ID	Descripción del requerimiento	Categoría	Prioridad	Criterio de aceptación
R17	Se deberá generar un manual técnico que describa el flujo de compilación, carga y medición.	Documentación y replicabilidad	Alta	Documento PDF entregado y validado por DCI-LAB.
R18	Los resultados y scripts deberán alojarse en un repositorio Git institucional.	Documentación y replicabilidad	Media	Repositorio actualizado y accesible desde red del TEC.
R19	La metodología desarrollada deberá poder replicarse con futuras versiones del SIWA sin modificar el hardware base.	Documentación y replicabilidad	Media	Validación mediante prueba con un núcleo SIWA alternativo.
R20	Las pruebas deberán realizarse dentro del Laboratorio de Diseño de Circuitos Integrados (DCI-LAB) bajo supervisión docente.	Entorno institucional	Alta	Registro de sesiones experimentales autorizado.
R21	El sistema deberá cumplir con las políticas de seguridad eléctrica y uso de equipos del TEC.	Entorno institucional	Alta	Validación previa del coordinador del DCI-LAB.
R22	Los resultados experimentales deberán respaldarse en servidores o almacenamiento institucional del TEC.	Entorno institucional	Media	Verificación de respaldo semanal completado.

ID	Descripción del requerimiento	Categoría	Prioridad	Criterio de aceptación
R23	El proyecto deberá integrarse al marco de investigación del grupo RISC-V del DCILAB para continuidad académica.	Entorno institucional	Media	Registro del proyecto en bitácora de investigación.

Leyenda: **Alta** = Requerimiento esencial para el éxito experimental o validación metodológica; **Media** = mejora de eficiencia o trazabilidad; **Baja** = elemento complementario o de análisis posterior.

B. Matriz de Marco Lógico (MML) del Proyecto: Caracterización de cargas de trabajo en el microcontrolador SIWA

Resumen narrativo	Indicadores verificables objetivamente (IVO)	Medios de verificación (MV)	Supuestos / Condiciones externas
FIN o META			

Resumen narrativo	**Indicadores verificables objetivamente (IVO)**	**Medios de verificación (MV)**	**Supuestos / Condiciones externas**
Contribuir al fortalecimiento de la comunidad de desarrollo, herramientas y conocimientos asociados a la arquitectura de procesadores de conjunto reducido de instrucciones, en el Instituto Tecnológico de Costa Rica (ecosistema RISC-V). Mediante una metodología reproducible y un flujo de compilación adaptado que permitan analizar y optimizar el rendimiento del microcontrolador SIWA en FPGA.	▪ Publicación del procedimiento metodológico en la documentación técnica del DCI-LAB. ▪ Incorporación de la metodología en al menos un curso o proyecto académico posterior dentro del TEC.	▪ Informe final aprobado y archivado en la base de datos del DCI-LAB. ▪ Registro institucional del uso o transferencia de la metodología en actividades académicas o de investigación.	Apoyo continuo del TEC a iniciativas basadas en la arquitectura RISC-V; mantenimiento operativo del laboratorio y disponibilidad de personal académico para la continuidad del proyecto.

Resumen narrativo	**Indicadores verificables objetivamente (IVO)**	**Medios de verificación (MV)**	**Supuestos / Condiciones externas**
PROPÓSITO (OBJETIVO GENERAL)			
Desarrollar un flujo de compilación adaptado para el microcontrolador SIWA y una metodología reproducible de caracterización experimental en FPGA, que permitan cuantificar el rendimiento y el consumo energético bajo cargas aritméticas representativas, estableciendo una base metodológica aplicable a futuras versiones del procesador.	▪ Flujo de compilación documentado y funcional, con asignación correcta de las secciones de memoria. ▪ Metodología experimental reproducible aplicada al análisis de cargas aritméticas representativas. ▪ Obtención de resultados verificables de rendimiento y consumo energético del microcontrolador.	▪ Bitácora experimental del DCI-LAB con registro de pruebas realizadas. ▪ Informe técnico final con metodología, resultados y análisis. ▪ Repositorio institucional con código, scripts y documentación asociados.	Disponibilidad del hardware SIWA y las herramientas de desarrollo en el DCI-LAB; soporte técnico en software y licencias académicas activas; continuidad del acompañamiento docente y del proyecto institucional RISC-V.

Resumen narrativo	**Indicadores verificables objetivamente (IVO)**	**Medios de verificación (MV)**	**Supuestos / Condiciones externas**
OBJETIVOS ESPERADOS / RESULTADOS ESPERADOS			
O1. Diseño conceptual del flujo de compilación y caracterización.	▪ Documento que describa la estructura metodológica del flujo de compilación y los pasos del proceso de caracterización del microcontrolador SIWA. ▪ Definición de los elementos conceptuales necesarios para el análisis del sistema.	Propuesta metodológica elaborada; diagramas del flujo de compilación; revisión por el profesor guía.	Disponibilidad de la información técnica del microcontrolador y acompañamiento académico durante la etapa de diseño.
O2. Entorno experimental y algoritmos implementados.	▪ Algoritmos implementados en los lenguajes definidos e integrados en el entorno de compilación y ejecución. ▪ Entorno experimental configurado y operativo en la FPGA.	Bitácora de implementación; registros de ejecución; scripts y código fuente almacenados en el repositorio institucional.	Disponibilidad del hardware SIWA y de las herramientas de compilación; condiciones eléctricas estables.

Resumen narrativo	**Indicadores verificables objetivamente (IVO)**	**Medios de verificación (MV)**	**Supuestos / Condiciones externas**
O3. Metodología validada y resultados analizados.	▪ Conjunto de resultados experimentales obtenidos a partir de la ejecución del sistema implementado. ▪ Análisis de coherencia y reproducibilidad de la metodología aplicada.	Informe técnico con resultados y análisis; gráficas comparativas; bitácora experimental.	Acceso al laboratorio y tiempo suficiente para la ejecución de pruebas y análisis de resultados.
O4. Documentación técnica y transferencia del conocimiento.	▪ Elaboración del manual metodológico y guía de replicación del proceso. ▪ Publicación del repositorio y difusión de la metodología en el DCI-LAB.	Manual aprobado; repositorio validado; registro institucional de documentación entregada.	Autorización institucional para la publicación y respaldo digital del material.

Resumen narrativo	**Indicadores verificables objetivamente (IVO)**	**Medios de verificación (MV)**	**Supuestos / Condiciones externas**
ACTIVIDADES PRINCIPALES			
O1. Diseño conceptual del flujo de compilación y caracterización			
A1. Revisar metodologías de caracterización y benchmarking empleadas en arquitecturas RISC-V y en microcontroladores implementados sobre FPGA, analizando el uso de métricas de desempeño y consumo energético.	Resumen técnico con criterios de comparación y bibliografía especializada.	Artículos científicos, manuales técnicos y tesis del TEC relacionadas con caracterización de hardware.	Acceso a bases de datos académicas y documentación del proyecto SIWA.

Resumen narrativo	**Indicadores verificables objetivamente (IVO)**	**Medios de verificación (MV)**	**Supuestos / Condiciones externas**
A2. Definir la estructura conceptual del flujo de compilación del microcontrolador SIWA, describiendo la secuencia de operaciones entre las herramientas del *toolchain* (32-unknown-elf-gcc, ensamblador y enlazador) y la organización de memoria mediante el *linker script*.	Documento técnico del flujo de compilación y asignación de regiones de memoria.	Esquema del flujo propuesto y borrador metodológico.	Disponibilidad de documentación de la arquitectura SIWA y soporte docente.

Resumen narrativo	**Indicadores verificables objetivamente (IVO)**	**Medios de verificación (MV)**	**Supuestos / Condiciones externas**
A3. Diseñar el procedimiento general de caracterización, definiendo los tipos de *workloads* o cargas de trabajo (aritméticos, lógicos y de acceso a memoria), los parámetros de ejecución y los criterios de medición para garantizar reproducibilidad.	Protocolo metodológico de caracterización y diseño de cargas de trabajo.	Propuesta de caracterización documentada y revisada.	Acceso al entorno de simulación y a ejemplos de referencia.
O2. Entorno experimental y algoritmos implementados			

Resumen narrativo	**Indicadores verificables objetivamente (IVO)**	**Medios de verificación (MV)**	**Supuestos / Condiciones externas**
A4. Implementar los *workloads* definidos en lenguaje C y ensamblador RISC-V, estructurando los algoritmos para evaluar operaciones aritméticas básicas (suma, resta) y rutinas de acceso a memoria.	Códigos fuente compilables en el entorno RISC-V.	Repositorio institucional con código comentado y ejecutable.	Disponibilidad del compilador RISC-V GNU y entorno Linux de desarrollo.
A5. Configurar y probar el flujo de compilación adaptado (riscv32-unknown-elf-gcc + *linker script*), generando los binarios `.elf`, `.hex` y `.mem` para carga en la FPGA.	Flujo de compilación operativo y verificado mediante pruebas básicas.	Scripts de compilación y logs del sistema.	Compatibilidad del *toolchain* con el mapa de memoria del SIWA.

Resumen narrativo	**Indicadores verificables objetivamente (IVO)**	**Medios de verificación (MV)**	**Supuestos / Condiciones externas**
A6. Integrar los binarios generados en el entorno experimental y ejecutar las pruebas iniciales del microcontrolador SIWA en la FPGA, verificando la respuesta funcional de las rutinas de prueba.	Ejecución exitosa de los programas de prueba en hardware.	Bitácora de laboratorio y registros UART de las primeras ejecuciones.	Disponibilidad de la FPGA Nexys A7 y soporte eléctrico estable.

Resumen narrativo	**Indicadores verificables objetivamente (IVO)**	**Medios de verificación (MV)**	**Supuestos / Condiciones externas**
O3. Metodología validada y resultados analizados			
A7. Ejecutar series de pruebas de caracterización sobre el microcontrolador SIWA, recolectando datos mediante los contadores internos `mcycle` (ciclos de reloj) y `minstret` (instrucciones completadas).	Datos experimentales recolectados y organizados en formato tabular.	Bitácora de laboratorio, archivos de registro y exportación CSV.	Disponibilidad de comunicación UART estable y repetibilidad de condiciones.
A8. Procesar los datos obtenidos para calcular métricas de rendimiento como ciclos por instrucción (CPI), ciclos por tarea (CPT) y millones de tareas por segundo (MTPS), comparando resultados entre distintos *workloads*.	Tablas y gráficos comparativos generados a partir de los resultados.	Scripts Python y reportes de análisis.	Acceso a herramientas de análisis de datos y tiempo de procesamiento suficiente.

Resumen narrativo	**Indicadores verificables objetivamente (IVO)**	**Medios de verificación (MV)**	**Supuestos / Condiciones externas**
A9. Analizar la reproducibilidad y coherencia de la metodología mediante la comparación estadística de resultados y la revisión de posibles fuentes de error experimental.	Informe técnico con conclusiones de validación metodológica.	Análisis estadístico y revisión cruzada de mediciones.	Acceso a supervisión académica y herramientas estadísticas.
O4. Documentación técnica y transferencia del conocimiento			
A10. Elaborar el manual metodológico que describa la configuración del flujo de compilación, el procedimiento de caracterización y los pasos para replicar el experimento en otras plataformas FPGA.	Manual técnico completo y revisado.	Documento PDF con anexos de configuración y resultados.	Disponibilidad de tiempo para redacción y validación académica.

Resumen narrativo	**Indicadores verificables objetivamente (IVO)**	**Medios de verificación (MV)**	**Supuestos / Condiciones externas**
A11. Publicar el repositorio del proyecto en el DCI-LAB, incluyendo los códigos fuente, scripts, diagramas y documentación técnica del proceso.	Repositorio institucional actualizado y funcional.	Registro de entrega y verificación del repositorio.	Autorización institucional para publicación digital.
A12. Presentar los resultados finales y las conclusiones del proyecto ante el comité académico y el laboratorio, destacando las métricas de rendimiento y las recomendaciones de mejora.	Informe final aprobado y exposición técnica realizada.	Acta de revisión y presentación académica.	Cumplimiento del cronograma académico y disponibilidad del comité.

Nota: La matriz se elaboró siguiendo el Enfoque de Marco Lógico (EML) aplicado a proyectos de ingeniería experimental; los indicadores e instrumentos pueden ajustarse según los resultados obtenidos durante la validación.

C. Supuestos y riesgos

C.1. Condiciones previas (inicio)

- Acceso continuo al DCI-LAB (horario académico) y a la estación con Linux.
- Disponibilidad de la FPGA Nexys A7, cableado UART/USB y fuente estable.
- Licencia académica de Vivado activa y `riscv32-unknown-elf-gcc` instalado.
- Aprobación del profesor guía y acceso al repositorio institucional (Git).
- Respaldo institucional para almacenar datasets y bitácoras digitales.

C.2. Supuestos por nivel

Actividades (A1–A12): si se dispone del laboratorio, del hardware SIWA y de las herramientas de compilación sin retrasos mayores a una semana, entonces las etapas de diseño, implementación, validación y documentación se completan dentro del cronograma establecido.

Productos (O1–O4): si el flujo de compilación funciona correctamente y las cargas de trabajo se ejecutan sin errores, entonces se obtienen los componentes definidos con resultados reproducibles y documentación técnica completa.

Propósito: si la metodología de caracterización produce resultados consistentes de rendimiento y consumo energético, entonces se consolida un procedimiento experimental válido y aplicable a futuras versiones del microcontrolador SIWA.

Meta: si la metodología se adopta y mantiene en proyectos académicos o de investigación, entonces se fortalece el ecosistema RISC-V del Instituto Tecnológico de Costa Rica mediante la generación de capacidades locales en hardware abierto.

C.3. Riesgos y mitigación (extracto)

Riesgo identificado	Impacto potencial	Estrategia de mitigación
Retraso o falla de la Nexys A7 / periféricos	Bloqueo de síntesis/ejecución en FPGA	Plan B con SIWA físico para validación funcional parcial; disponer de segunda tarjeta o coordinar préstamo; checklist eléctrico previo.
Errores en *linker script* / mapa de memoria	Compilaciones fallidas o ejecuciones inestables	Validación incremental con `objdump`/map; pruebas mínimas (hola-mundo, bucles ADD/SUB) antes de cargas complejas.
Lecturas erróneas de contadores (`mcycle`/`minstret`)	Métricas imprecisas (CPI/CPT)	Triple corrida por *workload*, control térmico, *warm-up*, verificación de lectura atómica y sellos de tiempo.
Errores de UART (baud/framing (baudio/formateo), pérdida de datos)	Gaps en datasets (Brechas en conjuntos de datos), repetición de pruebas	Checksum (Suma de comprobación) y numeración de paquetes; buffers; auto-retry; captura con `pyserial` y logs (archivos de registro) crudos (`.csv`).
Actualizaciones de Vivado/GCC	Incompatibilidades y rompimiento del flujo	Congelar versiones; *virtualenv*/contenedor; documentación de versiones y hash de `commit`.
Violaciones de *timing* en síntesis	Bitstream no confiable o inestable	Ajuste de restricciones, reducción de frecuencia objetivo, revisión de rutas críticas y uso de *IPs* probadas.
Disponibilidad limitada del laboratorio/tutor	Retrasos de cronograma	Calendario compartido y reservas; hitos semanales; avance en simulación cuando no haya hardware.

D. Coherencia y trazabilidad

D.1. Coherencia horizontal

Nivel	Narrativa	OVI / MOV	Supuesto
Productos	O1–O4 desarrollados: flujo de compilación, entorno experimental, metodología validada y documentación técnica.	**OVI:** componentes completados según cronograma y entregables definidos. **MOV:** bitácoras, scripts, informes técnicos y repositorio digital.	Disponibilidad del hardware, software y recursos de laboratorio.
Propósito	Metodología reproducible para caracterizar el rendimiento y consumo del microcontrolador SIWA.	**OVI:** metodología aplicada y resultados consistentes entre ejecuciones. **MOV:** informe final y análisis de resultados.	Entorno de prueba estable y supervisión académica continua.
Meta	Fortalecimiento del ecosistema RISC-V del Instituto Tecnológico de Costa Rica.	**OVI:** adopción de la metodología en proyectos o cursos del TEC. **MOV:** registro institucional y documentación del DCI-LAB.	Apoyo institucional sostenido y continuidad del grupo RISC-V.

D.2. Coherencia vertical (si → entonces)

- **Si** se desarrollan las actividades de diseño, implementación, validación y documentación, **entonces** se obtienen los componentes O1–O4: flujo de compilación definido, entorno experimental operativo, metodología validada y documentación técnica elaborada.
- **Con** los componentes completados, **entonces** se alcanza el propósito del proyecto: disponer de una metodología reproducible para caracterizar el rendimiento y

consumo del microcontrolador SIWA.

- **Con** el propósito logrado, **entonces** se contribuye a la meta de fortalecer el ecosistema RISC-V del Instituto Tecnológico de Costa Rica mediante la generación de capacidades técnicas y metodológicas en hardware abierto.

Declaración de uso de herramientas de IA

En la preparación de este trabajo, utilicé ChatGPT como herramienta de apoyo para tareas de revisión técnica, redacción y estructuración del documento. Finalmente el documento creado, fue revisado por mi persona, analizando toda la redacción del texto y su contenido basado en sus referencia y en trabajos realizados por cuenta propia.

Propósitos específicos de uso:

1. Revisión de gramática, ortografía y estilo de secciones redactadas por el autor, manteniendo coherencia técnica y formal.
2. Apoyo en la claridad y estructura argumentativa de los apartados técnicos y metodológicos.
3. Verificación del uso correcto de terminología relacionada con RISC-V, FPGA y flujos de compilación.
4. Revisión y corrección del formato en LaTeX para tablas, fórmulas, figuras y coherencia tipográfica.
5. Generación de *prompts* técnicos para crear diagramas en Mermaid, basados en esquemas desarrollados por el autor.
6. Creación de imágenes ilustrativas únicamente con fines visuales.

Principales *prompts* utilizados:

Tipo de tarea	***Prompt* o instrucción principal**	**Fuente de Idea / Documentación base**
Revisión técnica del documento	"Revisa la gramática, coherencia y estilo académico de este texto técnico sobre la caracterización del microcontrolador SIWA (RISC-V RV32I en FPGA). No reescribas el contenido, solo corrige redacción y formato."	*TEC-RISC-V Microarchitecture* (Molina, 2020); Manual del DCI-LAB.
Claridad de objetivos	"Reformula mis objetivos específicos para que sean claros, medibles y coherentes con el objetivo general, sin alterar el contenido técnico."	Idea de Autor.
Estructuración del marco lógico	"Organiza las secciones Meta, Propósito, Componentes y Actividades siguiendo el Enfoque de Marco Lógico."	Plantilla oficial del curso brindad por el profesor.
Optimización de código LaTeX	"Corrige la sintaxis y estilo LaTeX de esta tabla y asegúrate de que compile sin errores."	*Sin referencia.*
Verificación de fórmulas	"Corrige los símbolos matemáticos mal escritos en este fragmento LaTeX, usando \leq, \geq y \times correctamente."	*The Not So Short Introduction to LaTeX* (T. Oetiker).
Diagramas técnicos (Mermaid / TikZ)	"Genera un código Mermaid para representar el flujo de Procesamiento y análisis de datos con GQM (Validación de resultados).	*The Goal Question Metric Approach.*

Imágenes conceptuales	"Crea una imagen representativa del modelo "V" con los pasos del procedimiento de ejecución del proyecto. (Se le adjuntó una imagen referente a un modelo "V" para conseguir un modelo mas aceptable)"	*TEC-RISC-V Microarchitecture* y Model Used in Software Development .

Declaración final:

> "En la preparación de este trabajo, utilicé ChatGPT únicamente para la revisión de gramática, estructura de redacción técnica y apoyo en formato LaTeX. Después de su uso, revisé y edité todo el contenido, asegurando que el análisis, la redacción y los resultados son de elaboración propia. Asumo plena responsabilidad por el contenido final del documento."

Firma: _____

Nombre: Iván Loaiza Arce

Carrera: Ingeniería en Electrónica

Institución: Instituto Tecnológico de Costa Rica

Referencias

[1] R. Garcia-Ramirez, A. Chacon-Rodriguez, R. Castro-Gonzalez, A. Arnaud, M. Miguez, J. Gak, R. Molina-Robles, G. Madrigal-Boza, M. Oviedo-Hernandez, E. Solera-Bolanos, D. Salazar-Sibaja, D. Sanchez-Jimenez, M. Fonseca-Rodriguez, J. Arrieta-Solorzano, and R. Rimolo-Donadio, "Siwa: a RISC-V RV32I based Micro-Controller for Implantable Medical Applications," in *Proc. IEEE Latin American Symposium on Circuits and Systems (LASCAS)*, 2020, pp. 1–4. doi: 10.1109/LASCAS50856.2020.9068962.

[2] R. Molina-Robles, *Pre-silicon and Post-silicon Testing of SIWA, a Low-Power RISC-V Microcontroller*. Tesis Doctoral, Instituto Tecnológico de Costa Rica y Universidad de Costa Rica, Cartago, Costa Rica, 2025.

[3] R. Molina-Robles, *Metodología para la caracterización de microcontroladores de propósito general mediante la medición de consumo y rendimiento en plataformas FPGA*. Tesis de Maestría, Instituto Tecnológico de Costa Rica, Cartago, 2020.

[4] O. Toker, "A High-Level Synthesis Approach for a RISC-V RV32I-Based System on Chip and Its FPGA Implementation," *Eng. Proc.*, vol. 58, p. 72, 2023. doi: 10.3390/ecsa-10-16212.

[5] M. Poorhosseini, W. Nebel, and K. Grüttner, "A Compiler Comparison in the RISC-V Ecosystem," in *Proc. IEEE Int. Conf. on Omni-Layer Intelligent Systems (COINS)*, 2020, pp. 1–6. doi: 10.1109/COINS49042.2020.9191411.

[6] M. I. Requena and J. Mora, *TEC-RISC-V Microarchitecture*. Instituto Tecnológico de Costa Rica, 2020.

[7] Y. Lee et al., "Benchmarking methodology for embedded RISC-V cores," in *IEEE Int. Symposium on Performance Analysis of Systems and Software (ISPASS)*, 2019.

[8] EEMBC, *CoreMark Benchmark*, 2020. [En línea]. Disponible en: https://www.eembc.org/coremark/

[9] D. Patterson and A. Waterman, *The RISC-V Reader: An Open Architecture Atlas*. Strawberry Canyon, 2017.

[10] V. R. Basili, G. Caldiera y H. D. Rombach, "The Goal Question Metric Approach," en *Encyclopedia of Software Engineering*, J. Marciniak (Ed.). New York, USA:

John Wiley & Sons, 1994, pp. 528–532. [En línea]. Disponible en: https://api.semanticscholar.org/CorpusID:13884048

[11] S. M. Khan, *"V-Model Used in Software Development"*, ResearchGate, Junio 2023. Disponible en: https://www.researchgate.net/publication/371902849_V-Model_Used_in_Software_Development

[12] Oficina de Planificación Institucional. *Ciencia y tecnología aplicada*. Tecnológico de Costa Rica, 2020. https://hdl.handle.net/2238/12319