

Universidad de Costa Rica Escuela de Ingeniería Eléctrica Guía de Laboratorio 1

ESCUEIA DE Ingeniería Eléctrica

IE-0424: Laboratorio de Circuitos Digitales I-2023

Objetivo general:

Mediante una práctica introductoria, familiarizar al estudiante con las herramientas que serán utilizadas durante el curso para cargar un diseño en la plataforma de desarrollo FPGA, así como para construir y compilar programas en C a ser ejecutados por el CPU y que utilizan un sistema de entrada/salida básica.

Objetivos específicos:

- Familiarizar al estudiante con las herramientas Microsoft Visual Studio Code y PlatformIO.
- Presentar al estudiante una implementación en HDL de un SoC de la arquitectura RISC-V (SweRVolfX/RVfpgaNexys).
- Presentar al estudiante ejemplos sencillos de firmware en código C que acceden el sistema de entrada/salida de propósito general del SoC.

Propuesta del problema:

El curso IE-0424 está basado en las prácticas de laboratorio RVfpga del Programa Universitario Imagination. Todos los archivos necesarios para llevar a cabo las actividades están incluidos en el repositorio que será generado específicamente para su grupo de trabajo en la plataforma github más adelante.

El trabajo correspondiente al anteproyecto es una tarea entregable y se especifica en la siguiente sección de este documento. El anteproyecto debe ser entregado previo al inicio del trabajo de laboratorio.

El trabajo de laboratorio consiste en la utilización del IDE Visual Studio Code en conjunto con la extensión PlatformIO, para inicialmente cargar el diseño (bitstream) del sistema RVfpga en la plataforma de desarrollo Nexys. Se compilan y cargan a la memoria del sistema ejemplos de firmware existentes para luego observar su funcionamiento. Siguiendo las instrucciones y los ejemplos de las guías de prácticas, se debe luego crear varios códigos para resolver problemas, utilizando la entrada/salida del sistema. Conforme el curso avanza, los problemas que se resuelven adquieren mayor complejidad, con el uso de simulaciones y la ejecución del flujo de síntesis e implementación de sistemas RVfpga modificados.

Ingrese a su cuenta en github.com. Si no tiene cuenta, proceda a crear una, utilizando su cuenta institucional @ucr.ac.cr.

Opcional: Si no tiene conocimiento de git y la plataforma github, puede crear una asignación especial para aprender acerca de esta infraestructura que se puede realizar individualmente. Acceda a través de la siguiente URL:

https://classroom.github.com/a/mJbLLo N

También puede referirse a "git – la guía sencilla" [5].

Inicie la generación del repositorio del laboratorio 1 para su grupo por medio de la siguiente URL:

https://classroom.github.com/a/X0KdKl3t

Autorice la aplicación, busque su usuario (si no aparece, contacte a la profesora) y seleccione un equipo (si su equipo no aparece listado, proceda a crear uno). Una vez finalizado el procedimiento, un repositorio debió ser creado. Se trabajará sobre éste, el cual es además uno de los entregables para la evaluación.

Cada estudiante debe proceder a clonar localmente el repositorio que ha sido creado, ya sea en una computadora del laboratorio o en una personal. Para la elaboración del anteproyecto, es posible acceder a los archivos del repositorio con solo la interfaz web de github, desde cualquier tipo de dispositivo. La URL completa de su repositorio debe aparecer seleccionando el botón verde que dice Code. En una terminal de Linux, en un directorio (carpeta) local de trabajo, se ejecuta el siguiente comando:

\$ git clone https://github.com/ie0424-i2023/<repositorio>

La estructura del repositorio contiene 6 directorios:

doc: contiene documentos como la Guía de Inicio RVfpga (GettingStartedGuide) y las guías de prácticas de laboratorio RVfpga, en las cuales está basado el curso. En adelante, nos

podemos referir a las guías de prácticas RVfpga como RVfpga.NN donde NN es el número de práctica, del 01 al 10.

driversLinux_NexysA7: drivers de Linux para habilitar la comunicación USB con la tarjeta Nexys.

examples: ejemplos de proyectos de firmware básicos en C y ensamblador.

Labs: directorios para los proyectos de firmware correspondientes a las prácticas RVfpga elaborados por los estudiantes.

src: código fuente del SoC SweRVolfX (RVfpgaNexys). Contiene además documentación sobre las especificaciones de los componentes del sistema y otros archivos. En algunos laboratorios, los estudiantes deben modificar partes de este directorio.

verilatorSIM: código del banco de pruebas (test bench) y directorio de compilación del modelo de simulación con Verilator.

Para realizar las prácticas de laboratorio, es necesario utilizar un sistema (preferiblemente Linux) que tenga el software VSCode y PlatformIO instalado, además de los drivers de USB Nexys. En las prácticas más avanzadas, se utilizará Vivado, Whisper, Verilator y GTKWave.

Anteproyecto:

Proceda a abrir el documento RVfpga_GettingStartedGuide_Spanish.pdf, el cual se encuentra en el directorio doc del repositorio git.

Obligatorio: Estudie las secciones 3 (La Arquitectura RISC-V) y 4.A (Core SweRV EH1) de la Guía de Inicio y amplíe con una investigación de al menos una página que contenga cuanto menos tres referencias adicionales sobre los temas (incluir en bibliografía).

Opcional: Si desea instalar el software en su computadora, la sección 2 de la Guía de Inicio provee instrucciones resumidas para la instalación del software necesario, e inclusive de cómo se carga el diseño RVfpgaNexys en la tarjeta de desarrollo y se construye y carga un firmware de ejemplo. La sección 5.B consiste en instrucciones de instalación detalladas. Para el laboratorio 1, se requiere solo instalar VSCode y PlatformIO (sección 5.B).

Trabajo de laboratorio:

Ahora, proceda a abrir la guía de prácticas RVfpga_LabO2_Spanish.pdf (RVfpga.O2), la cual se encuentra en el directorio doc del repositorio git.

El trabajo del presente laboratorio corresponde a la solución de los siguientes ejercicios (sección 4 de la RVfpga.02):

Ejercicio 3. (15%)

Ejercicio 4. (15%)

Ejercicio 6. (20%)

Ejercicio 9. (25%)

Ejercicio 10. (25%)

La realización de cada ejercicio debe ser documentada a través de la bitácora, siguiendo los lineamientos, hallados en el Programa del Curso. Entre ellos:

- Diagrama de flujo o bloques que refleje el funcionamiento del firmware en cada ejercicio.
- Ilustración de resultados obtenidos mediante el uso de diagramas de señales, capturas de texto de salida o fotografías/videos de sistema en funcionamiento.
- Justificación de los resultados obtenidos.

El código firmware correspondiente a cada ejercicio debe quedar dentro del directorio Labs/LabN, donde N es el numero de práctica RVfpga. En este caso es Labs/Lab2.

Referencias:

- 1. Harris y Harris; "Digital Design and Computer Architecture RISC-V Edition". Morgan Kauffmann, primera edición, 2022.
- 2. Patterson, David y Hennessy, John; "Computer Organization and Design RISC-V edition", Morgan Kaufmann, primera edición, 2018.
- 3. Patterson, David y Hennessy, John; "Computer Architecture: A Quantitative Approach", Morgan Kaufmann, sexta edición, 2017.
- 4. The RISC-V Instruction Set Manual. https://github.com/riscv/riscv-isa-manual/releases/download/Ratified-IMAFDQC/riscv-spec-20191213.pdf
- 5. git la guía sencilla. https://rogerdudler.github.io/git-guide/index.es.html