UTFPR

Engenharia de Computação Lógica Reconfigurável

Relatório da Atividade 1: Portas Lógicas

Aluno: Deivid da Silva Galvão

Professor orientador: Marcelo de Oliveira

UTFPR

Engenharia de Computação Lógica Reconfigurável

Relatório

Relatório do Trabalho Prático Disciplinar apresentado como requisito parcial à obtenção de nota na disciplina de Lógica Reconfigurável do Curso Superior de Engenharia de Computação da Universidade Tecnológica Federal do Paraná.

Aluno: Deivid da Silva Galvão

Professor orientador: Marcelo de Oliveira

Outubro 2024

Conteúdo

1	Introdução	1
2	Implementação	1
3	Resultados Obtidos	2

1 Introdução

Na atividade 1, vamos aplicar os conceitos aprendidos anteriormente sobre o portas lógicas, focando na aplicação na linguagem VHDL, onde o objetivo foi realizar as operações logicas NOT, AND, OR, NAND, NOR, XOR, XNOR a partir das entradas "a"e "b".

2 Implementação

```
library ieee ; — Importando a biblioteca ieee
 use ieee . std_logic_1164 . all ;
 entity projetol is — entidade do projeto
 port (
 a , b: in bit ; — declaração das entradas
 z, h, k, w, v,m,p,x: out bit — declaracao das saidas
end entity;
 architecture projetol of projetol is — codigo do programa
 begin
-\!-\!z esta recebendo a saida da operacao "a" and "b"
 z \ll a and b;
--v esta recebendo a saida da operacao negacao "a"
v \le not a:
---p esta recebendo a saida da operacao negacao "b"
p \ll not b;
---x esta recebendo a saida da operação "a" or "b"
x \le a \text{ or } b;
--w esta recebendo a saida da operação "a" negação and "b"
w \le a  nand b;
 ---h esta recebendo a saida da operacao "a" negacao or "b"
h \le a \text{ nor } b:
---m esta recebendo a saida da operacao "a" or exclusivo "b"
m \ll a xor b;
 --k esta recebendo a saida da operacao "a" or exclusivo negado "b"
k \le a \text{ xnor } b;
end architecture;
```

3 Resultados Obtidos




Figura 1: Diagrama Portas lógicas

Ao rodar o código VHDL mostrado anteriormente foi gerada a figura 1 onde é mostrado o esquema de portas lógicas que foi solicitado no código e a figura 2 a baixo mostra o gráfico de exemplo das saidas geradas por cada combinação de porta lógica.




Figura 2: Simulação