

Arquitectura de Computadores

Clase 4 - Programabilidad

Profesor: Germán Leandro Contreras Sagredo

Bibliografía

- Apuntes históricos. Hans Löbel, Alejandro Echeverría
 - 05 Programabilidad
- D. Patterson, Computer Organization and Design RISC-V Edition: The Hardware Software Interface. Morgan Kaufmann, 2020.
 - Capítulos 2.1-2.2-2.3. Página 62, 101 en PDF.
 - Capítulo 2.5. Página 81, 120 en PDF.
 - Capítulos 4.1-4.2-4.3-4.4. Página 236,
 320 en PDF.*

^{*} Estos se basan en la implementación de una arquitectura que implementa RISC-V. Tomar solo como referencia.

Objetivos de la clase

- Construir una máquina cuya combinación de señales permita que sea programable.
- Conocer nuevos métodos y componentes que simplifiquen la programabilidad de la máquina.
- Realizar ejercicios que consoliden los conocimientos anteriores.

Hasta ahora...

Ahora tenemos un esquema en el que sí tenemos una calculadora, cuyo resultado puede o no ser almacenado en el registro *A*.

Por otro lado, establecemos la cantidad de bits por bus de datos. Contamos con dos buses de entrada de 8 bits (A, B), señal de carga L_A de un bit y un bus de selección de operación de la ALU S_{OD} de 3 bits.


М Reg A ALU

¿Podemos extender este esquema para B?

ALU extendida


Sí. Incluimos un nuevo registro y, con él, una nueva señal de carga $L_{\rm R}$ de 1 bit.

A continuación, veremos las operaciones que podemos realizar con este esquema.



ALU extendida - Operaciones

L _A	L _B	S ₂	S	S ₀	Operación
1	0	0	0	0	A = A + B
0	1	0	0	0	B = A + B
1	0	0	0	1	A = A - B
0	1	0	0	1	B = A - B
1	0	0	1	0	A = A AND B
0	1	0	1	0	B = A AND B
1	0	0	1	1	A = A OR B
0	1	0	1	1	B = A OR B
1	0	1	0	0	A = NOT A
0	1	1	0	0	B = NOT A
1	0	1	0	1	A = A XOR B
0	1	1	0	1	B = A XOR B
1	0	1	1	0	A = SHL A (SHL = Shift Left)
0	1	1	1	0	B = SHL A
1	0	1	1	1	A = SHR A (SHR = Shift Right)
0	1	1	1	1	B = SHR A



Cada "palabra" de control (combinación de señales de control) representa una operación o una **instrucción**. Una secuencia de instrucciones es lo que conocemos como **programa**.

Instrucciones y programas - Ejemplo

LA	L _B	S ₂	S ₁	S _o	A	В	Operación
1	0	0	0	0	0	1	-
1	0	0	0	0	?	?	?
0	1	0	0	0	?	?	?
1	0	0	0	0	?	?	?
0	1	0	0	0	?	?	?
1	0	0	0	0	?	?	?
0	1	0	0	0	?	?	?

Asumamos que tenemos la siguiente secuencia de instrucciones y estados iniciales A = 0 y B = 1. ¿Qué es lo que hace este programa?

Instrucciones y programas - Ejemplo

L _A	L _B	S ₂	S ₁	S ₀	A	В	Operación
1	0	0	0	0	0	1	-
1	0	0	0	0	1	1	A = A + B
0	1	0	0	0	1	2	B = A + B
1	0	0	0	0	3	2	A = A + B
0	1	0	0	0	3	5	B = A + B
1	0	0	0	0	8	5	A = A + B
0	1	0	0	0	8	13	B = A + B






Con nuestra máquina **actual**, esta es la única forma de obtener la secuencia.

Almacenamiento de instrucciones

Para que nuestra máquina sea "programable", debe poder ejecutar una secuencia de instrucciones.

- ¿Cómo almacenamos las instrucciones de un programa?
- ¿Cómo ejecutamos cada instrucción del programa en orden?




Almacenamiento de instrucciones - ROM

Como no nos interesa modificar ninguna instrucción de la secuencia mientras ejecutamos el programa, podemos almacenar todas las instrucciones en una memoria ROM (*Instruction Memory*).

Cada instrucción, equivalente a una palabra de memoria, se almacena en una dirección de memoria distinta.


¿Cómo ejecutamos la secuencia en orden?



Almacenamiento de instrucciones - Program Counter

Para la entrada de direccionamiento, ingresamos la salida de un contador llamado *Program Counter* (PC) que siempre tendrá su señal de incremento activa. Así, nos aseguramos de que se recorra cada instrucción de la memoria por cada iteración (flanco de subida).


Ahora, ¿cómo nos aseguramos de que los registros y el programa estén en sincronía?



Almacenamiento de instrucciones - Clock

Cada registro, contador y unidad de almacenamiento que requiera de un flanco de subida estará conectado a **una única señal** *clock*. Así, el flanco de subida del *clock* permitirá el almacenamiento de datos en estos componentes **simultáneamente**.


A continuación, veremos un ejemplo del funcionamiento completo.



Ejecución de la máquina programable - Paso 1

En el primer flanco de subida, se transmiten los valores de los registros a la ALU y a la memoria de instrucciones.


Asumimos, en primera instancia, que los registros no actualizan su valor.



Ejecución de la máquina programable - Paso 2

En el resto de la iteración, tanto las señales de control de la memoria de instrucciones como el resultado de la ALU se transmiten al resto de los componentes.


Cuando el circuito se estabiliza, el resultado de la operación de la primera instrucción estará esperando a ser almacenado en los registros A o B, según corresponda.



Ejecución de la máquina programable - Paso 3

En el siguiente flanco de subida, el registro *A* y/o el registro *B* actualizan su valor con el resultado de la ALU.

Por otra parte, el registro PC aumenta en una unidad su valor y, de esta forma, transmite las señales de control de la siguiente instrucción.



Ejecución de la máquina programable - Un último comentario

Como todos los componentes de almacenamiento se conectan a un único *clock* del sistema, es importante que su periodo sea **igual** o mayor al tiempo de ejecución de la instrucción de máximo retraso de propagación de las instrucciones ejecutables.

Si no fuera así, alguno(s) de los registros no alcanzaría(n) a actualizar su valor y el resultado del programa no sería el esperado. La acción de aumentar la frecuencia del *clock* del sistema por sobre lo recomendado se conoce como *overclocking*: ejecución más rápida del computador, pero propensa a errores.

Computador básico


Si bien ya podemos ejecutar programas simples:

- No podemos inicializar los registros con valores iniciales. Hasta ahora asumimos que parten con un valor.
- No podemos almacenar más de dos datos simultáneamente.
- Estamos muy limitados respecto a los programas que podemos ejecutar.



Lo primero que queremos es poder inicializar los valores de nuestros registros.


Para ello, ahora cada instrucción de la memoria de instrucciones incluirá un literal: valor numérico que podemos transmitir al resto de nuestros componentes.



Con el nuevo componente Mux B y la señal de control S_B , podemos seleccionar el valor del registro B o el literal asociado a la instrucción para ingresar como parámetro a la ALU.


Esto habilita nuevas operaciones para A, por ejemplo: A + 5 ($L_A = 1$; $S_B = LIT$; $S_{Op} = ADD$).

Ahora, ¿cómo inicializamos valores?



Para inicializar valores, necesitamos la capacidad de propagar el valor 0 para A o para B en la ALU. De aquí surge la necesidad de incluir el componente Mux A que recibe el valor de A y un 0, realizando la selección con una nueva señal de control S_A .

Al Mux B le añadimos una entrada adicional 0, lo que implica la necesidad de expandir $S_{\rm R}$ a 2 bits.




Entonces, para inicializar valores en *A* y en *B* realizamos las siguientes operaciones:

$$A = 0 + LIT$$

($L_A = 1$; $S_A = 0$; $S_B = LIT$, $S_{Op} = ADD$)

$$B = 0 + LIT$$

(L_B = 1; S_A = 0; S_B = LIT, S_{OD} = ADD)




Con este nuevo esquema, también podemos copiar los valores de un registro a otro.

$$A = B + 0$$

(L_A = 1; S_A = 0; S_B = B, S_{OP} = ADD)


$$B = A + 0$$

(L_B = 1; S_A = A; S_B = 0, S_{Op} = ADD)



Computador básico - Tabla de instrucciones actual

LA LB SA SB[1] SB[0] S2 S1 S0 Operación 1 0 1 0 0 0 0 0 A = B 0 1 0 1 1 0 0 0 B = A 1 0 1 0 0 0 0 A = Lit 0 1 1 0 0 0 0 A = Lit 1 0 0 0 0 0 A = A + B 0 1 0 0 0 0 A = A + B 0 1 0 0 0 0 A = A + B 1 0 0 0 0 0 A = A + B 1 0 0 0 0 0 A = A + B 1 0 0 0 0 1 A = A - B 1 0 0 0 0 1									
1 0 1 0 1 0 0 0 0 0 0 0 0 B = A 0 1 0 1 0 1 1 0 0 0 0 0 B = A 1 0 1 0 1 0 1 0 0 0 0 B = A 1 1 0 1 0 1 0 1 0 0 0 B = Lit 0 1 1 0 0 0 0 0 0 B = Lit 1 0 0 0 0 0 0 0 0 0 B = Lit 1 0 0 0 0 0 0 0 0 0 B = A + B 0 1 0 0 0 0 0 0 0 A = A + Lit 1 0 0 0 0 0 1 0 0 0 A = A + Lit 1 0 0 0 0 0 0 0 1 A = A + Lit 1 0 0 0 0 0 0 0 1 A = A - B 0 1 0 0 0 0 0 1 A = A - B 0 1 0 0 0 0 1 A = A - B 1 0 0 0 0 0 1 A = A - Lit 1 0 0 0 0 0 1 A = A - Lit 1 0 0 0 0 0 1 A = A - Lit 1 0 0 0 0 0 1 A = A AND B 0 1 0 0 0 0 1 A = A AND B 0 1 0 0 0 0 1 A = A AND B 1 0 0 0 0 1 0 A = A AND Lit 1 0 0 0 0 0 1 1 A = A OR B 0 1 0 0 0 0 1 1 A = A OR B 1 0 0 0 0 1 1 A = A OR B 1 0 0 0 0 1 1 A = A OR B 1 0 0 0 0 1 1 A = A OR B 1 0 0 0 0 1 1 A = A OR Lit 1 0 0 0 0 0 1 1 A = A OR Lit 1 0 0 0 0 0 1 1 A = A OR B 0 1 0 0 0 0 1 1 A = A OR B 0 1 0 0 0 0 1 A = A OR Lit 1 0 0 0 0 0 1 A = A OR B 0 1 0 0 0 0 1 A = A OR B 0 1 0 0 0 0 1 A = A OR Lit 1 0 0 0 0 0 1 A = A OR B 0 1 0 0 0 0 1 A = A OR B	L _A	L _B	SA	S _{B[1]}	S _{B[0]}	S ₂	S	S ₀	Operación
1 0 1 0 1 0 0 0 0 B = Lit 0 1 1 0 0 0 0 0 0 B = Lit 1 0 0 0 0 0 0 0 0 0 B = Lit 1 0 0 0 0 0 0 0 0 0 B = A + B 0 1 0 0 0 0 0 0 0 0 A = A + Lit 1 0 0 0 0 0 0 0 0 A = A + B 1 0 0 0 0 1 0 0 A = A + Lit 1 0 0 0 0 0 1 0 0 A = A + Lit 1 0 0 0 0 0 0 0 1 A A = A - B 0 1 0 0 0 0 1 A A = A - B 1 0 0 0 0 1 A A = A - B 1 0 0 0 0 1 A A = A - B 1 0 0 0 0 1 A A = A - B 1 0 0 0 0 1 A A = A - B 1 0 0 0 0 1 A A = A - B 1 0 0 0 0 1 A A = A - B 1 0 0 0 0 1 A A = A - B 1 0 0 0 0 1 A A = A - B 1 0 0 0 0 1 A A A AND B 1 0 0 0 0 1 A A A AND B 1 0 0 0 0 1 A A A AND Lit 1 0 0 0 0 1 A A A AND Lit 1 0 0 0 0 1 A A A AND Lit 1 0 0 0 0 1 A A A AND Lit 1 0 0 0 0 1 A A A AND B 1 0 0 0 0 A A A AND B 1 0 0 0 A A A AND B 1 A A AND B 1 A A A	1	0	1	0	0	0	0	0	A = B
0 1 1 0 1 0	0	1	0	1	1	0	0	0	B = A
1 0 0 0 0 0 0 0 0 0 0 0 0 B = A + B 0 1 0 0 0 0 0 0 0 0 0 A = A + B 1 0 0 0 0 1 0 0 0 A = A + B 1 0 0 0 0 1 0 0 A = A + Lit 1 0 0 0 0 0 0 0 1 A = A - B 0 1 0 0 0 0 0 1 A = A - B 1 0 0 0 0 1 A = A - B 1 0 0 0 0 1 A = A - B 1 0 0 0 0 1 A = A - B 1 0 0 0 0 1 A = A - B 1 0 0 0 0 1 A = A - B 1 0 0 0 0 1 A = A - B 1 0 0 0 0 0 1 A = A - B 1 0 0 0 0 0 A = A - B 1 0 0 0 0 A = A - B 1 0 0 0 0 A = A - B 1 0 0 0 A = A - B 1 0 0 0 A = A - B 1 0 0 0 0 A = A - B 1 0 0 0 A = A - B 1 0 0 0 0 A = A - B 1 0 0 0 A = A - B 1 0 0 0 A = A - B 1 0 0 0 0 A = A - B 1 0 0 0 A = A - B 1 0 0 0 0 A = A - B 1 0 0 0 A = A - B 1 0 0 0 0 A = A - B 1 0 0 0 A = A - B 1 0 0 0 A = A - B 1 0 0 0 A = A - B 1 0 0 0 A = A - B 1 0 0 0 A = A - B 1 0 0 0 A = A - B 1 0 0 A = A - B 1 0 0 A = A - B 1 0 0 A = A - B 1 0 0 A = A - B 1 0 0 A = A - B 1 0 A = A - B 1 0 A = A - B 1 A = A -	1	0	1	0	1	0	0	0	A = Lit
0 1 0 0 0 0 0 0 B = A + B 1 0 0 0 1 0 0 0 A = A + Lit 1 0 0 0 0 0 1 A = A - B B = A - B 0 1 0 0 0 1 A = A - Lit A = A - AND B A = A AND Lit A = A AND Lit A = A OR B A = A OR Lit A = A OR Lit A = A OR Lit A = NOT A A = NOT A A = A NOR B A	0	1	1	0	1	0	0	0	B = Lit
1 0 0 0 0 1 0 0 0 A = A + Lit 1 0 0 0 0 0 0 1 A = A + Lit 1 0 0 0 0 0 0 0 1 A = A - B 0 1 0 0 0 0 0 0 1 B = A - B 1 0 0 0 0 0 0 1 A = A - Lit 1 0 0 0 0 0 0 1 A = A - Lit 1 0 0 0 0 0 0 0 0 A = A - Lit 1 0 0 0 0 0 0 0 A = A AND B 0 1 0 0 0 0 0 1 0 B = A AND B 1 0 0 0 0 1 0 1 A = A AND B 1 0 0 0 0 1 0 A = A AND Lit 1 0 0 0 0 0 1 1 A = A OR B 0 1 0 0 0 0 1 1 B = A OR B 0 1 0 0 0 0 1 1 B = A OR B 1 0 0 0 0 1 0 1 A = A OR Lit 1 0 0 0 0 1 0 A = A OR Lit 1 0 0 0 0 1 0 A = A OR Lit 1 0 0 0 0 1 0 A = A OR B 0 1 0 0 0 1 0 A = A OR Lit 1 0 0 0 0 1 0 A = A OR B 0 1 0 0 0 1 0 A = A OR Lit 1 0 0 0 0 1 0 A = A OR B 0 1 0 0 0 A = A OR B 1 0 0 0 0 1 0 A = A OR B 0 1 0 0 0 0 1 0 A = A OR B 0 1 0 0 0 0 1 0 A = A OR B 1 0 0 0 0 1 0 A = A OR B 0 1 0 0 0 0 1 0 A = A OR B 1 0 0 0 0 1 0 A = A OR B 1 0 0 0 0 1 0 A = A OR B 1 0 0 0 0 A A = A OR B 1 0 0 0 A A = A OR B 1 0 0 0 0 A A = A OR B 1 0 0 0 A A = A OR B 1 0 0 0 A A = A OR B 1 0 0 0 A A = A OR B 1 0 0 0 A A = A OR B 1 0 0 0 A A = A OR B 1 0 0 A A = A OR B 1 0 0 A A = A OR B	1	0	0	0	0	0	0	0	A = A + B
1 0 0 0 0 0 0 0 1 A = A - B 0 1 0 0 0 0 1 B = A - B 1 0 0 0 0 0 1 A = A - Lit 1 0 0 0 0 0 1 A = A AND B 0 1 0 0 0 0 1 0 B = A AND B 0 1 0 0 0 1 0 1 A = A AND B 1 0 0 0 0 1 0 1 A = A AND Lit 1 0 0 0 0 1 1 A = A OR B 0 1 0 0 0 0 1 1 B = A OR B 0 1 0 0 0 0 1 1 B = A OR B 1 0 0 0 0 1 1 A = A OR Lit 1 0 0 0 0 1 0 1 A = A OR Lit 1 0 0 0 0 1 0 1 A = A OR Lit 1 0 0 0 0 1 0 1 A = A OR Lit 1 0 0 0 0 1 0 1 A = A OR Lit 1 0 0 0 0 1 0 1 A = A OR Lit 1 0 0 0 0 1 0 1 A = A OR B 0 1 0 0 0 1 0 1 A = A OR Lit 1 0 0 0 0 1 0 A = A OR B 0 1 0 0 0 0 1 0 A = A OR Lit 1 0 0 0 0 1 0 A = A OR B 0 1 0 0 0 0 1 0 A = A OR B 0 1 0 0 0 0 1 0 A = A OR B 0 1 0 0 0 0 1 0 A = A OR B 0 1 0 0 0 0 1 0 A = A OR B 0 1 0 0 0 0 1 0 A = A OR B	0	1	0	0	0	0	0	0	B = A + B
0 1 0 0 0 0 1 B = A - B 1 0 0 0 1 0 0 1 A = A - Lit 1 0 0 0 0 1 0 A = A AND B 0 1 0 0 0 1 0 B = A AND B 1 0 0 0 1 0 A = A AND Lit 1 0 0 0 0 1 1 A = A OR B 0 1 0 0 0 1 1 A = A OR B 1 0 0 0 1 1 A = A OR Lit 1 0 0 0 1 1 A = A OR Lit 1 0 0 0 1 0 0 B = NOT A 0 1 0 0 0 1 0 0 A = A XOR B 0 1 0	1	0	0	0	1	0	0	0	A = A + Lit
1 0 0 1 0 0 1 A = A - Lit 1 0 0 0 0 1 0 A = A AND B 0 1 0 0 0 1 0 B = A AND B 1 0 0 0 1 0 A = A AND Lit 1 0 0 0 1 1 A = A OR B 0 1 0 0 0 1 1 A = A OR B 1 0 0 0 1 1 A = A OR B 1 0 0 0 1 1 A = A OR B 1 0 0 0 1 1 A = A OR Lit 1 0 0 0 1 0 0 A = NOT A 1 0 0 0 1 0 0 B = NOT A 1 0 0 0 1 0 1 <td< td=""><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>A = A - B</td></td<>	1	0	0	0	0	0	0	1	A = A - B
1 0 0 0 0 1 0 A = A AND B 0 1 0 0 0 1 0 B = A AND B 1 0 0 0 1 0 A = A AND Lit 1 0 0 0 0 1 1 A = A OR B 0 1 0 0 0 1 1 A = A OR B 1 0 0 0 1 1 A = A OR B 1 0 0 0 1 1 A = A OR B 1 0 0 0 1 1 A = A OR B 1 0 0 0 1 0 0 A = A OR Lit 1 0 0 0 1 0 0 A = NOT A 1 0 0 0 0 1 0 1 A = A XOR B 0 1 0 0 0 1 0 1 A = A XOR B 1 0 0 0 1 <td>0</td> <td>1</td> <td>0</td> <td>0</td> <td>0</td> <td>0</td> <td>0</td> <td>1</td> <td>B = A - B</td>	0	1	0	0	0	0	0	1	B = A - B
0 1 0 0 0 1 0 B = A AND B 1 0 0 0 1 0 A = A AND Lit 1 0 0 0 1 0 A = A OR B 0 1 0 0 0 1 1 B = A OR B 1 0 0 0 1 1 A = A OR Lit 1 0 0 0 1 0 0 A = NOT A 0 1 0 0 0 1 0 0 B = NOT A 1 0 0 0 1 0 0 B = NOT A 1 0 0 0 1 0 1 A = A XOR B 0 1 0 0 1 0 1 B = NOT A 1 0 0 0 1 0 1 A = A XOR B 0 1 0 0 1	1	0	0	0	1	0	0	1	A = A - Lit
1 0 0 0 0 1 0 1 0 A = A AND Lit 1 0 0 0 0 0 1 1 0 B = A OR B 0 1 0 0 0 1 1 1 B = A OR B 1 0 0 0 0 1 1 1 A = A OR Lit 1 0 0 0 0 1 0 1 A = A OR Lit 1 0 0 0 0 1 0 0 A = NOT A 0 1 0 0 0 1 0 0 B = NOT A 1 0 0 0 0 1 0 1 A = A XOR B 0 1 0 0 0 1 0 1 B = A XOR B 1 0 0 0 0 1 0 1 B = A XOR B 1 0 0 0 0 1 0 1 B = A XOR B 1 0 0 0 0 1 1 0 1 B = A XOR B 1 0 0 0 0 1 1 0 1 B = A XOR Lit 1 0 0 0 0 1 1 0 B = SHL A	1	0	0	0	0	0	1	0	A = A AND B
1 0 0 0 0 0 1 1 1 A = A OR B 0 1 0 0 0 0 1 1 1 B = A OR B 1 0 0 0 0 1 0 1 1 A = A OR B 1 0 0 0 0 1 0 1 A = A OR Lit 1 0 0 0 0 1 0 0 A = NOT A 0 1 0 0 0 0 1 0 0 B = NOT A 1 0 0 0 0 1 0 1 A = A XOR B 0 1 0 0 0 1 0 1 B = A XOR B 1 0 0 0 0 1 1 0 1 B = A XOR B 1 0 0 0 0 1 1 0 1 B = A XOR B 1 0 0 0 0 1 1 0 1 A = A XOR Lit 1 0 0 0 0 1 1 0 B = SHL A	0	1	0	0	0	0	1	0	B = A AND B
0 1 0 0 0 1 1 B = A OR B 1 0 0 0 1 0 1 1 A = A OR Lit 1 0 0 0 1 0 0 A = NOT A 0 1 0 0 0 1 0 0 B = NOT A 1 0 0 0 1 0 1 A = A XOR B 0 1 0 0 0 1 0 1 B = A XOR B 1 0 0 0 1 0 1 A = A XOR Lit 1 0 0 0 1 1 0 A = SHL A 0 1 0 0 0 1 1 0 B = SHL A	1	0	0	0	1	0	1	0	A = A AND Lit
1 0 0 0 1 0 1 1 A = A OR Lit 1 0 0 0 1 0 0 A = NOT A 0 1 0 0 0 0 B = NOT A 1 0 0 0 0 1 A = A XOR B 0 1 0 0 0 1 B = A XOR B 1 0 0 0 1 0 1 A = A XOR Lit 1 0 0 0 0 1 1 0 A = SHL A 0 1 0 0 0 1 1 0 B = SHL A	1	0	0	0	0	0	1	1	A = A OR B
1 0 0 0 1 0 0 A = NOT A 0 1 0 <td< td=""><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>B = A OR B</td></td<>	0	1	0	0	0	0	1	1	B = A OR B
0 1 0 0 1 0 0 B = NOT A 1 0 0 0 1 0 1 A = A XOR B 0 1 0 0 1 0 1 B = A XOR B 1 0 0 0 1 1 0 1 A = A XOR Lit 1 0 0 0 0 1 1 0 A = SHL A 0 1 0 0 0 1 1 0 B = SHL A	1	0	0	0	1	0	1	1	A = A OR Lit
1 0 0 0 1 0 1 A = A XOR B 0 1 0 0 1 0 1 B = A XOR B 1 0 0 0 1 1 0 1 A = A XOR Lit 1 0 0 0 0 1 1 0 A = SHL A 0 1 0 0 0 1 1 0 B = SHL A	1	0	0	0	0	1	0	0	A = NOT A
0 1 0 0 0 1 0 1 B = A XOR B 1 0 0 0 1 1 0 1 A = A XOR Lit 1 0 0 0 0 1 1 0 A = SHL A 0 1 0 0 0 1 1 0 B = SHL A	_	1	0	0	0		0	0	B = NOT A
1 0 0 0 1 1 0 1 A = A XOR Lit 1 0 0 0 0 1 1 0 A = SHL A 0 1 0 0 0 1 0 0 B = SHL A	1	0	0	0	0	1	0	1	A = A XOR B
1 0 0 0 0 1 1 0 A = SHL A 0 1 0 0 0 1 1 0 B = SHL A	0	1	0	0	0	1	0	1	B = A XOR B
0 1 0 0 0 1 1 0 B = SHL A	1	0	0	0	1		0	1	A = A XOR Lit
	1	0	0	0	0	1	1	0	A = SHL A
1 0 0 0 0 1 1 1 A = SHR A	_	_	0						B = SHL A
	1	0	0	0	0	1	1	1	A = SHR A
0 1 0 0 0 1 1 1 B = SHR A	0	1	0	0	0	1	1	1	B = SHR A



Computador básico - Tabla de instrucciones actual

L _A	L _B	SA	S _{B[1]}	S _{B[0]}	S ₂	S ₁	S ₀	Operación
1	0	1	0	0	0	0	0	A = B
0	1	0	1	1	0	0	0	B = A
1	0	1	0	1	0	0	0	A = Lit
0	1	1	0	1	0	0	0	B = Lit
1	0	0	0	0	0	0	0	A = A + B
0	1	0	0	0	0	0	0	B = A + B
1	0	0	0	1	0	0	0	A = A + Lit
1	0	0	0	0	0	0	1	A = A - B
0	1	0	0	0	0	0	1	B = A - B
1	0	0	0	1	0	0	1	A = A - Lit
1	0	0	0	0	0	1	0	A = A AND B
0	1	0	0	0	0	1	0	B = A AND B
1	0	0	0	1	0	1	0	A = A AND Lit
1	0	0	0	0	0	1	1	A = A OR B
0	1	0	0	0	0	1	1	B = A OR B
1	0	0	0	1	0	1	1	A = A OR Lit
1	0	0	0	0	1	0	0	A = NOT A
0	1	0	0	0	1	0	0	B = NOT A
1	0	0	0	0	1	0	1	A = A XOR B
0	1	0	0	0	1	0	1	B = A XOR B
1	0	0	0	1	1	0	1	A = A XOR Lit
1	0	0	0	0	1	1	0	A = SHL A
0	1	0	0	0	1	1	0	B = SHL A
1	0	0	0	0	1	1	1	A = SHR A
0	1	0	0	0	1	1	1	B = SHR A

Si bien tenemos 8 señales de control distintas, de momento solo contamos con 26 instrucciones de interés (y no 256 como uno esperaría).

¿Qué podemos hacer para mejorar esto?

Computador básico - Opcodes

Opcode L _A L _B S _A S _{B[1]} S _{B[0]} S ₂ S ₁ S ₀ Operación 00000001 1 0 1 0 0 0 0 0 A = B 0000010 1 0 1 0 0 0 0 B = A 0000101 1 0 1 0 0 0 0 A = Lit 0000101 0 1 0 1 0 0 0 0 A = A + B 0000101 0 1 0 0 0 0 0 A = A + B 00001010 1 0 0 0 0 0 A = A + B 00001011 1 0 0 0 0 0 A = A + B 00011010 1 0 0 0 0 0 1 A = A - B 00010101 1 0 0 0 0 1 A = A												
0000000 1 0 1 0 0 0 0 0 A = B 0000001 0 1 0 1 0 0 0 0 A = Lit 0000011 0 1 0 1 0 0 0 0 A = A + B 0000100 1 0 0 0 0 0 0 A = A + B 0000101 0 1 0 0 0 0 0 A = A + B 0000101 1 0 0 0 0 0 A = A + B 0001100 1 0 0 0 0 0 A = A + Lit 0001000 0 1 0 0 0 0 1 A = A - B 0001001 1 0 0 0 0 1 A = A - B 00010101 1 0 0 0 0 1 A = A - Lit 000	Opcode	LA	L _B	SA	S _{B[1]}	S _{B[0]}	S	S	S	Operación		
0000010 1 0 1 0 1 0 1 0 0 0 A = Lit 0000110 0 1 1 0 1 0 0 0 0 0 A = A + B 0000101 0 1 0 0 0 0 0 0 A = A + B 0000101 1 0 0 0 0 0 0 A = A + B 00001010 1 0 0 0 0 0 A = A + Lit 0001001 1 0 0 0 0 1 A = A - B 0001001 1 0 0 0 0 1 A = A - B 0001010 1 0 0 0 0 1 A = A - B 0001010 1 0 0 0 0 1 A = A - AND B 0001010 1 0 0 0 0 1 0 <td>0000000</td> <td>1</td> <td>0</td> <td>1</td> <td>0</td> <td>0</td> <td>0</td> <td>0</td> <td>0</td> <td>A = B</td>	0000000	1	0	1	0	0	0	0	0	A = B		
0000011 0 1 1 0 1 0 0 0 B = Lit 0000100 1 0 0 0 0 0 0 A = A + B 0000101 0 1 0 0 0 0 0 A = A + B 0000110 1 0 0 0 0 0 A = A + Lit 00001000 1 0 0 0 0 1 A = A - B 0001001 1 0 0 0 0 1 A = A - B 0001001 1 0 0 0 0 1 A = A - B 0001001 1 0 0 0 0 1 A = A - B 0001010 1 0 0 0 0 1 A = A - Lit 0001010 1 0 0 0 0 1 0 A = A AND B 0001010 1 0 0	0000001	0	1	0	1	0	0	0	0	B = A		
0000100 1 0 0 0 0 0 0 0 A = A + B 0000101 0 1 0 0 0 0 0 B = A + B 0000110 1 0 0 0 0 0 0 A = A + Lit 00001000 0 1 0 0 0 0 1 A = A - B 0001001 1 0 0 0 0 1 A = A - B 0001001 1 0 0 0 0 1 A = A - B 0001010 1 0 0 0 1 A = A - Lit 0001010 1 0 0 0 1 0 A = A AND B 0001011 0 1 0 0 0 1 0 A = A AND B 0001100 1 0 0 0 1 0 A = A AND Lit 001100 1 0 0 </td <td>0000010</td> <td>1</td> <td>0</td> <td>1</td> <td>0</td> <td>1</td> <td>0</td> <td>0</td> <td>0</td> <td>A = Lit</td>	0000010	1	0	1	0	1	0	0	0	A = Lit		
0000101 0 1 0 0 0 0 0 0 0 A = A + B 0000110 1 0 0 0 0 0 0 A = A + Lit 00001000 0 1 0 0 0 0 1 A = A - B 0001001 1 0 0 0 0 1 A = A - B 0001010 1 0 0 0 0 1 A = A - B 0001010 1 0 0 0 0 1 A = A - B 0001010 1 0 0 0 0 1 A = A - Lit 0001010 1 0 0 0 0 1 0 A = A AND B 0001010 1 0 0 0 1 0 B = A AND B 0001100 1 0 0 0 1 0 A = A AND Lit 0001110 1 0<	0000011	0	1	1	0	1	0	0	0	B = Lit		
0000110 1 0 0 0 0 0 A = A + Lit 0000111 1 0 0 0 0 0 1 A = A - B 0001000 0 1 0 0 0 0 1 B = A - B 0001001 1 0 0 0 0 1 A = A - Lit 0001010 1 0 0 0 0 1 A = A - Lit 0001011 0 1 0 0 0 1 0 A = A AND B 0001100 1 0 0 0 1 0 B = A AND B 0001100 1 0 0 0 1 0 A = A AND Lit 0001110 1 0 0 0 1 1 A = A OR B 0001111 1 0 0 0 1 1 A = A OR B 0011010 0 1 0 0 <td< td=""><td>0000100</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>A = A + B</td></td<>	0000100	1	0	0	0	0	0	0	0	A = A + B		
O000111	0000101	0	1	0	0	0	0	0	0	B = A + B		
0001000 0 1 0 0 0 0 1 B = A - B 0001001 1 0 0 1 0 0 1 A = A - Lit 0001010 1 0 0 0 0 1 0 A = A AND B 0001011 0 1 0 0 0 1 0 B = A AND B 0001100 1 0 0 0 1 0 A = A AND B 0001101 1 0 0 0 1 0 A = A AND B 0001101 1 0 0 0 1 1 A = A AND B 0001101 1 0 0 0 1 1 A = A AND B 0001110 1 0 0 0 1 1 A = A OR B 0001110 1 0 0 0 1 1 A = A OR B 0010000 1 0 0 <td< td=""><td>0000110</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>A = A + Lit</td></td<>	0000110	1	0	0	0	1	0	0	0	A = A + Lit		
0001001 1 0 0 1 0 0 1 A = A - Lit 0001010 1 0 0 0 0 1 0 A = A AND B 0001011 0 1 0 0 0 1 0 B = A AND B 0001100 1 0 0 0 1 0 A = A AND Lit 0001101 1 0 0 0 1 1 A = A OR B 0001110 0 1 0 0 0 1 1 A = A OR B 0001110 0 1 0 0 0 1 1 A = A OR B 0001111 1 0 0 0 1 1 A = A OR Lit 0010000 1 0 0 0 1 0 A = NOT A 0010010 1 0 0 0 1 0 0 B = NOT A 0010010 1 <td< td=""><td>0000111</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>A = A - B</td></td<>	0000111	1	0	0	0	0	0	0	1	A = A - B		
0001010 1 0 0 0 1 0 A = A AND B 0001011 0 1 0 0 0 1 0 A = A AND B 0001100 1 0 1 0 0 0 1 0 A = A AND B 0001101 1 0 0 0 1 0 A = A AND B 0001110 1 0 0 0 1 1 A = A AND B 0001110 1 0 0 0 1 1 A = A AND B 0001110 1 0 0 0 1 1 A = A AND B 0001110 1 0 0 0 1 1 A = A OR B 00101000 1 0 0 0 1 1 A = A OR B 0010010 1 0 0 0 1 0 0 A = NOT A 0010010 1 0 0 <t< td=""><td>0001000</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>B = A - B</td></t<>	0001000	0	1	0	0	0	0	0	1	B = A - B		
0001011 0 1 0 0 0 1 0 B = A AND B 0001100 1 0 0 0 1 0 1 0 A = A AND B 0001101 1 0 0 0 1 0 A = A AND Lit 0001110 0 1 0 0 0 1 1 A = A OR B 0001111 1 0 0 0 1 1 A = A OR Lit 0010000 1 0 0 0 1 0 0 A = NOT A 0010001 0 1 0 0 0 1 0 0 B = NOT A 0010010 1 0 0 0 1 0 0 B = NOT A 0010010 1 0 0 0 1 0 1 A = A XOR B 0010011 0 1 0 0 0 1 0 1	0001001	1	0	0	0	1	0	0	1	A = A - Lit		
0001100 1 0 0 1 0 1 0 A = A AND Lit 0001101 1 0 0 0 0 1 1 A = A AND Lit 0001110 0 1 0 0 0 1 1 B = A OR B 0001111 1 0 0 0 1 1 A = A OR Lit 0010000 1 0 0 0 1 0 0 A = NOT A 0010001 0 1 0 0 0 1 0 0 B = NOT A 0010010 1 0 0 0 1 0 0 B = NOT A 0010010 1 0 0 0 1 0 1 A = A XOR B 0010011 0 1 0 0 0 1 A = A XOR B 0010100 1 0 0 0 1 0 1 A = A XOR B <	0001010	1	0	0	0	0	0	1	0	A = A AND B		
0001101 1 0 0 0 0 1 1 A = A OR B 0001110 0 1 0 0 0 1 1 B = A OR B 0001111 1 0 0 0 1 1 1 A = A OR Lit 0010000 1 0 0 1 0 0 A = NOT A 0010001 0 1 0 0 0 1 0 0 B = NOT A 0010010 1 0 0 0 1 0 1 A = A XOR B 0010011 0 0 0 1 0 1 A = A XOR B 0010100 1 0 0 0 1 0 1 B = A XOR B 0010100 1 0 0 0 1 0 1 A = A XOR B 0010100 1 0 0 0 1 0 1 A = A XOR B	0001011	0	1	0	0	0	0	1	0	B = A AND B		
0001110 0 1 0 0 0 1 1 B = A OR B 0001111 1 0 0 0 1 1 1 A = A OR Lit 0010000 1 0 0 1 0 0 A = NOT A 0010001 0 1 0 0 0 1 0 0 B = NOT A 0010010 1 0 0 0 1 0 1 A = A XOR B 0010011 0 1 0 0 0 1 0 1 B = A XOR B 0010100 1 0 0 0 1 0 1 A = A XOR B 0010100 1 0 0 0 1 0 1 A = A XOR B 0010101 1 0 0 0 1 0 1 A = A XOR Lit 0010101 1 0 0 0 1 1 0	0001100	1	0	0	0	1	0	1	0	A = A AND Lit		
0001111 1 0 0 1 0 1 1 A = A OR Lit 0010000 1 0 0 0 1 0 0 A = NOT A 0010001 0 1 0 0 0 1 0 0 B = NOT A 0010010 1 0 0 0 1 0 1 A = A XOR B 0010011 0 1 0 0 0 1 0 1 B = A XOR B 0010100 1 0 0 0 1 1 0 1 A = A XOR Lit 0010101 1 0 0 0 1 1 0 A = SHL A 0010110 0 1 0 0 0 1 1 0 B = SHL A 0010111 1 0 0 0 1 1 0 B = SHL A	0001101	1	0	0	0	0	0	1	1	A = A OR B		
0010000 1 0 0 0 1 0 0 A = NOT A 0010001 0 1 0 0 0 1 0 0 B = NOT A 0010010 1 0 0 0 1 0 1 A = A XOR B 0010011 0 1 0 0 0 1 0 1 B = A XOR B 0010100 1 0 0 0 1 1 0 1 A = A XOR Lit 0010101 1 0 0 0 1 1 0 A = SHL A 0010110 0 1 0 0 0 1 1 0 B = SHL A 0010111 1 0 0 0 1 1 1 A = SHR A	0001110	0	1	0	0	0	0	1	1	B = A OR B		
0010001 0 1 0 0 1 0 0 B = NOT A 0010010 1 0 0 0 1 0 1 A = A XOR B 0010011 0 1 0 0 1 0 1 B = A XOR B 0010100 1 0 0 1 1 0 1 A = A XOR Lit 0010101 1 0 0 0 1 1 0 A = SHL A 0010110 0 1 0 0 0 1 1 0 B = SHL A 0010111 1 0 0 0 1 1 1 A = SHR A	0001111	1	0	0	0	1	0	1	1	A = A OR Lit		
0010010 1 0 0 0 1 0 1 A = A XOR B 0010011 0 1 0 0 1 0 1 B = A XOR B 0010100 1 0 0 1 1 0 1 A = A XOR Lit 0010101 1 0 0 0 1 1 0 A = SHL A 0010110 0 1 0 0 0 1 1 0 B = SHL A 0010111 1 0 0 0 1 1 1 A = SHR A	0010000	1	0	0	0	0	1	0	0	A = NOT A		
0010011 0 1 0 0 1 0 1 B = A XOR B 0010100 1 0 0 1 1 0 1 A = A XOR Lit 0010101 1 0 0 0 1 1 0 A = SHL A 0010110 0 1 0 0 0 1 1 0 B = SHL A 0010111 1 0 0 0 1 1 1 A = SHR A	0010001	0	1	0	0	0	1	0	0	B = NOT A		
0010100 1 0 0 1 1 0 1 A = A XOR Lit 0010101 1 0 0 0 1 1 0 A = SHL A 0010110 0 1 0 0 0 1 1 0 B = SHL A 0010111 1 0 0 0 1 1 1 A = SHR A	0010010	1	0	0	0	0	1	0	1	A = A XOR B		
0010101	0010011	0	1	0	0	0	1	0	1	B = A XOR B		
0010110	0010100	1	0	0	0	1	1	0	1	A = A XOR Lit		
0010111	0010101	1	0	0	0	0	1	1	0	A = SHL A		
	0010110	0	1	0	0	0	1	1	0	B = SHL A		
0011000 0 1 0 0 0 1 1 1 B = SHR A	0010111	1	0	0	0	0	1	1	1	A = SHR A		
	0011000	0	1	0	0	0	1	1	1	B = SHR A		


Usamos opcodes (códigos de operación) que, con menos bits, definen la combinación de señales de control que ejecuta una instrucción. Esto optimiza el espacio utilizando en la memoria de instrucciones.

Ahora, falta un componente que decodifique opcodes.

Computador básico - Unidad de control

Añadimos el componente *Control Unit* o **unidad de control**. A partir de un *opcode*, este decodifica la señal de entrada y transmite al resto del circuito las señales de control que ejecutan la instrucción de ingreso.

Este componente puede ser una ROM o un decodificador. Para efectos prácticos, la máquina funcionará de ambas formas.



* Se asume que las señales de control ahora vienen de la Control Unit.

Computador básico - Assembly

Opcode	L	$\mathbf{L}_{\!\scriptscriptstyle \mathrm{B}}$	SA	S _{B[1]}	S _{B[0]}	S ₂	S ₁	S ₀	Operación
0000000	1	0	1	0	0	0	0	0	A = B
000001	0	1	0	1	0	0	0	0	B = A
0000010	1	0	1	0	1	0	0	0	A = Lit
0000011	0	1	1	0	1	0	0	0	B = Lit
0000100	1	0	0	0	0	0	0	0	A = A + B
0000101	0	1	0	0	0	0	0	0	B = A + B
0000110	1	0	0	0	1	0	0	0	A = A + Lit
0000111	1	0	0	0	0	0	0	1	A = A - B
0001000	0	1	0	0	0	0	0	1	B = A - B
0001001	1	0	0	0	1	0	0	1	A = A - Lit
0001010	1	0	0	0	0	0	1	0	A = A AND B
0001011	0	1	0	0	0	0	1	0	B = A AND B
0001100	1	0	0	0	1	0	1	0	A = A AND Lit
0001101	1	0	0	0	0	0	1	1	A = A OR B
0001110	0	1	0	0	0	0	1	1	B = A OR B
0001111	1	0	0	0	1	0	1	1	A = A OR Lit
0010000	1	0	0	0	0	1	0	0	A = NOT A
0010001	0	1	0	0	0	1	0	0	B = NOT A
0010010	1	0	0	0	0	1	0	1	A = A XOR B
0010011	0	1	0	0	0	1	0	1	B = A XOR B
0010100	1	0	0	0	1	1	0	1	A = A XOR Lit
0010101	1	0	0	0	0	1	1	0	A = SHL A
0010110	0	1	0	0	0	1	1	0	B = SHL A
0010111	1	0	0	0	0	1	1	1	A = SHR A
0011000	0	1	0	0	0	1	1	1	B = SHR A

Este esquema sigue teniendo un grado de dificultad al momento de programar, ya que sigue dependiendo de la representación binaria.

Para evitarlo, haremos uso del lenguaje de programación de bajo nivel **Assembly**.

Computador básico - Assembly

Instrucción	Operandos	Opcode	L _A	L _B	SA	S _{B[1]}	S _{B[0]}	S ₂	S ₁	S ₀	Operación
	A,B	0000000	1	0	1	0	0	0	0	0	A = B
MOV	B,A	0000001	0	1	0	1	0	0	0	0	B = A
PiOV	A,Lit	0000010	1	0	1	0	1	0	0	0	A = Lit
	B,Lit	0000011	0	1	1	0	1	0	0	0	B = Lit
	A,B	0000100	1	0	0	0	0	0	0	0	A = A + B
ADD	B,A	0000101	0	1	0	0	0	0	0	0	B = A + B
	A,Lit	0000110	1	0	0	0	1	0	0	0	A = A + Lit
	A,B	0000111	1	0	0	0	0	0	0	1	A = A - B
SUB	B,A	0001000	0	1	0	0	0	0	0	1	B = A - B
	A,Lit	0001001	1	0	0	0	1	0	0	1	A = A - Lit
	A,B	0001010	1	0	0	0	0	0	1	0	A = A AND B
AND	В,А	0001011	0	1	0	0	0	0	1	0	B = A AND B
	A,Lit	0001100	1	0	0	0	1	0	1	0	A = A AND Lit
	A,B	0001101	1	0	0	0	0	0	1	1	A = A OR B
OR	B,A	0001110	0	1	0	0	0	0	1	1	B = A OR B
	A,Lit	0001111	1	0	0	0	1	0	1	1	A = A OR Lit
NOT	A,A	0010000	1	0	0	0	0	1	0	0	A = NOT A
NOT	В,А	0010001	0	1	0	0	0	1	0	0	B = NOT A
	A,B	0010010	1	0	0	0	0	1	0	1	A = A XOR B
XOR	B,A	0010011	0	1	0	0	0	1	0	1	B = A XOR B
	A,Lit	0010100	1	0	0	0	1	1	0	1	A = A XOR Lit
CIII	A,A	0010101	1	0	0	0	0	1	1	0	A = SHL A
SHL	B,A	0010110	0	1	0	0	0	1	1	0	B = SHL A
CUD	A,A	0010111	1	0	0	0	0	1	1	1	A = SHR A
SHR	B,A	0011000	0	1	0	0	0	1	1	1	B = SHR A

Con Assembly programamos las instrucciones de la máquina.

En la práctica, la traducción de estas instrucciones a *opcodes* (lenguaje de máquina) se realiza a través de un *Assembler*, el que se encarga de reemplazar cada instrucción por el código correspondiente.


Computador básico - Assembly

Ejercicio: Haciendo uso de Assembly, programe la secuencia de los primeros 8 números de Fibonacci. Al finalizar, almacene el resultado en el registro *A* y deje el registro *B* "limpio" (valor igual a cero).

Computador básico - Memoria de datos

Logramos reducir el volumen de datos de la memoria de instrucciones, pero todavía estamos limitados respecto a la cantidad de datos que podemos almacenar durante la ejecución de nuestro programa.


¿Qué componente podríamos agregar?



Computador básico - Memoria de datos

Añadimos una RAM para almacenar datos durante la ejecución del programa.

Memory (o memoria de datos). Al usar registros de memoria en su interior, se sincroniza con el clock del sistema. Por otra parte, usa el slot disponible del Mux B para poder utilizar su valor en la ALU.




Computador básico - Direccionamiento

Para el direccionamiento, tenemos dos métodos:

- Directo: Se indica la dirección de memoria con un literal.
- Indirecto: Se indica la dirección de memoria con el valor de un registro.

Se selecciona uno de los dos con un nuevo Mux *Address*.




Se añade, además, el valor "1" al Mux A (aumentando además en un bit su bus de selección). Esto lo utilizaremos para incluir un nuevo conjunto de instrucciones INC, pero la próxima clase veremos su verdadera utilidad en términos de control de flujo.

Computador básico - Primera versión

Este corresponde a la primera versión del computador básico del curso.





Computador básico - Instrucciones de direccionamiento

Instrucción	Operandos	Operación	Ejemplo
	A,(Dir)	A = Mem[Dir]	MOV A,(var0)
	B,(Dir)	B = Mem[Dir]	MOV B,(var1)
	(Dir),A	Mem[Dir] = A	MOV (var0),A
MOV	(Dir),B	Mem[Dir] = B	MOV (var1),B
	A,(B)	A = Mem[B]	-
	B,(B)	B = Mem[B]	-
	(B),A	Mem[B] = A	-
	A,(Dir)	A = A + Mem[Dir]	ADD A,(var0)
ADD	A,(B)	A = A + Mem[B]	-
	(Dir)	Mem[Dir] = A + B	ADD (var0)
	A,(Dir)	A = A - Mem[Dir]	SUB A,(var0)
SUB	A,(B)	A = A - Mem[B]	-
	(Dir)	Mem[Dir] = A - B	SUB (var0)
	A,(Dir)	A = A AND Mem[Dir]	AND A,(var0)
AND	A,(B)	A = A AND Mem[B]	-
	(Dir)	Mem[Dir] = A AND B	AND (var0)
	A,(Dir)	A = A OR Mem[Dir]	OR A,(var0)
OR	A,(B)	A = A OR Mem[B]	-
	(Dir)	Mem[Dir] = A OR B	OR (var0)
NOT	(Dir)	Mem[Dir] = NOT A	NOT (var0)
	A,(Dir)	A = A XOR Mem[Dir]	XOR A,(var0)
XOR	A,(B)	A = A XOR Mem[B]	-
	(Dir)	Mem[Dir] = A XOR B	XOR (var0)
SHL	(Dir)	Mem[Dir] = SHL A	SHL (var0)
SHR	(Dir)	Mem[Dir] = SHR A	SHR (var0)
	В	B = B + 1	-
INC	(B)	Mem[B] = Mem[B] + 1	-
	(Dir)	Mem[Dir] = Mem[Dir] + 1	INC (var2)

El nuevo listado de instrucciones adjunto nos permite manejar variables en memoria. Utilizamos la nomenclatura (*Label*) para el direccionamiento directo y (*B*) para el direccionamiento indirecto (haciendo uso del registro *B*).

Las instrucciones INC serán de utilidad cuando podamos recorrer arreglos de forma **controlada**.

Computador básico - Variables en Assembly

Nos falta algo: ¿cómo manejamos las variables a nivel de código?

En un programa Assembly, contamos con dos segmentos: **DATA** (definición de variables y arreglos) y **CODE** (definición de instrucciones).

El *Assembler mapea* las variables de DATA a direcciones de memoria a través de operaciones MOV, como veremos ahora.

Dirección	Label	Instrucción/Dato
	DATA:	
0x00	var0	Dato 0
0x01	var1	Dato 1
0x 0 2	var2	Dato 2
0x03		Dato 3
0x 0 4		Dato 4
	CODE:	
0x00		Instrucción 0
0x01		Instrucción 1
0x 0 2		Instrucción 2
0x03		Instrucción 3
0x 0 4		Instrucción 4

Computador básico - Variables en Assembly

Para el segmento DATA de la figura, el Assembler realiza dos acciones:

- Asigna a cada variable una dirección de memoria según el orden en que se definen.
 x = 0x00 = 0; y = 0x01 = 1.
- Agrega, al principio del programa, las instrucciones que almacenan estos valores en memoria según las direcciones asignadas.

```
DATA:
   x 2
Instrucciones de almacenamiento
MOV A, 2
MOV (0), A dirección x
MOV A,4
MOV (1), A dirección y
```

Esta es una forma de hacerlo, depende del Assembler la forma en la que se realizará la escritura en memoria.

Computador básico - Variables en Assembly

En el caso de los **arreglos**, el *label* se asocia solo a su primer elemento, como en el ejemplo. No obstante, el Assembler asigna al resto de elementos las direcciones contiguas en memoria.


Para trabajar con arreglos en Assembly es necesario, además, definir una variable para su largo. La próxima clase veremos por qué.

```
DATA:
  arr 1
  len 2
Instrucciones de almacenamiento
MOV A,1
MOV (0), A dirección arr
MOV A, 2
MOV (1), A dirección arr+1
MOV A, 2
MOV (2),A
             dirección len
```

Esta es una forma de hacerlo, depende del Assembler la forma en la que se realizará la escritura en memoria.

Computador básico - Transformación del Assembler

¿Cómo se traduce un programa a lenguaje de máquina?



El Assembler asocia la dirección 0 a arr y la dirección 2 a 1en, reemplazando los *labels* por sus literales asociados. Luego, agrega al principio del programa las instrucciones que escriben los datos de las variables en la RAM.

Con las instrucciones de escritura añadidas, las traduce todas al *opcode* asociado, agregando a estas el literal que les corresponde (por ejemplo, para MOV A,2 el literal es 2; para MOV (1),A el literal es 1; etc.).

Computador básico - Direccionamiento en Assembly

A continuación, un ejemplo de código Assembly con direccionamiento directo.

Utilizamos tres variables en memoria. Posteriormente, almacenamos en var3 el resultado de la suma entre las variables var1 y var2.

```
DATA:
  var1 1
  var2 3
  var3 0
CODE:
  MOV A, (var1)
  MOV B, (var2)
  ADD A,B
  MOV (var3),A
```

Computador básico - Direccionamiento en Assembly

A continuación, un ejemplo de código Assembly con direccionamiento indirecto.

En este caso, a través del registro *B* y direccionamiento indirecto recorremos todo el arreglo y duplicamos el valor de cada uno de sus elementos.

```
DATA:
  var 1
  arr 1
CODE:
  MOV B, arr ; Esta instrucción equivale a
  MOV A, (B) ; MOV B, Lit - Lit = dirección
  SHL A,A ; de arr
  MOV (B),A
  INC B
  MOV A, (B)
  SHL A,A
  MOV (B),A
  INC B
  MOV A, (B)
  SHL A,A
  MOV (B),A
```

Ahora, veremos algunos ejercicios.

Estos se basan en preguntas de tareas y pruebas de semestres anteriores, por lo que nos servirán de preparación para las evaluaciones.



Considere el siguiente programa.

Construya un programa en Assembly que obtenga el mismo resultado (considere que x, y y z parten con sus valores almacenados en memoria).

Ayudantía 2, 2018-2, Germán Contreras

Considere el siguiente programa.

Ahora, programe en Assembly un código que obtenga el mismo resultado de *x* e *y*, pero sin hacer uso de la variable *z* en el segmento DATA.

x = 2
y = 4
z = 0 # Variable auxiliar
z = x
x = x + y
y = y - z

Ayudantía 2, 2018-2, Germán Contreras

A partir de los programas anteriores, explique el flujo resultante de cada uno de ellos en el diagrama del computador básico que se muestra a continuación.

Data in Address S
Data Memory
W
Data out

Reg A L

Reg B L

Reg B L

Reg B L

Address

Instruction Memory
Data out

ALU S

Address

Control Unit

L_A, L_B, S_A, S_B, S_{Op}, S_{Add}, W

Ayudantía 2, 2018-2, Germán Contreras

¿En qué casos es posible soportar la instrucción ADD B, Lit en el computador básico sin modificar su hardware ni sobreescribir datos? Para los casos negativos, indique qué modificaciones al hardware y/o Assembly se deberían hacer para soportarla.

Interrogación 1, 2016-1

Modifique el diagrama del computador básico sin soporte de saltos para habilitar las siguientes instrucciones en una sola iteración:

- Op1 B,(A); Op1 \in {MOV, ADD, SUB, AND, OR, XOR}
- Op1 A,(A); Op1 \in {MOV, ADD, SUB, AND, OR, XOR}
- INC A
- INC (A)

En resumen, se le pide dar soporte para direccionamiento indirecto a través del registro A. No es necesario asociar un *opcode* a las instrucciones anteriores, pero sí debe incluir la combinación de señales que ejecuta cada una de ellas. Además, debe indicar si alguna de las combinaciones de señales de instrucciones existentes se ve modificada por su diseño.

Tarea 2, 2023-1

Escriba un programa en Assembly del computador básico que calcule el inverso aditivo de un número entero de 8 bits.

Interrogación 2, 2014-2

Modifique el diagrama del computador básico de manera que soporte la ejecución de la instrucción **GOTO dir**, que fuerza que la siguiente instrucción en ejecutarse sea la ubicada en la dirección **dir**.

Realizaremos este ejercicio a continuación.


Interrogación 1, 2015-2

Ejercicios - Desarrollo en clases

Lo que se busca es **cambiar** la instrucción a ejecutar según una dirección de memoria **dir**.

Esta corresponderá a un literal dentro de la instrucción **GOTO dir**, pero ¿dónde lo almacenamos?


En el registro responsable de la ejecución de instrucciones: PC.



Ejercicios - Desarrollo en clases

Se agrega la señal de control L_{PC} que habilita la escritura sobre el registro PC con el literal de la instrucción. Esto permitirá la ejecución forzada de la instrucción almacenada en la dirección dir.

Esto corresponde a un salto incondicional y será el primer paso para terminar nuestra máquina programable.




Antes de terminar

¿Dudas?

¿Consultas?

¿Inquietudes?

¿Comentarios?





Arquitectura de Computadores

Clase 4 - Programabilidad

Profesor: Germán Leandro Contreras Sagredo


Puede parecer contra-intuitivo, pero existen instrucciones que pueden leer una dirección en memoria y luego actualizar su valor. Un ejemplo para esto es la instrucción INC (B), que incrementa en una unidad el valor almacenado en la dirección apuntada por B.

¿Cómo se logra esto? Lo veremos a continuación viendo el paso a paso de la ejecución en la microarquitectura de nuestro computador.

Ciclo 1 - Flanco de subida

Parte la ejecución de la instrucción INC (B).


Por el flanco de subida, PC incrementa en una unidad su valor (que corresponderá a la instrucción INC (B) y, consecuentemente, se leerá dicha instrucción de la memoria de instrucciones).



Ciclo 1 - Resto de la iteración

Se lee la instrucción en la memoria de instrucciones y se propaga tanto el literal de esta (que en este caso no se utiliza) como su opcode, el que es traducido por la Control Unit en las siguientes señales:


- $L_{\Lambda} = 0$ (no se actualiza el registro A)
- $L_B = 0$ (no se actualiza el registro *B*)
- $S_{\Delta}^{\Sigma} = 1$ (señal constante "1")
- $S_{R}^{'}$ = DOUT (salida de la RAM)
- $S_{Add} = B$ (directionamiento indirecto)
- W = 1 (habilitamos escritura en la RAM)



Ciclo 1 - Resto de la iteración

Con las señales de control transmitidas, ocurre lo siguiente:


- 1. Se lee la dirección (B) en la memoria de datos y se transmite al Mux B.
- 2. Se selecciona dicha entrada del Mux B y la entrada "1" del Mux A.
- Ambos se transmiten a la ALU y se ejecuta la operación 1 + Mem[B].
- 4. El resultado se transmite a la entrada Dataln de la RAM. Aunque la señal W esté activa, la escritura no se realiza hasta un flanco de subida.



Ciclo 2 - Flanco de subida

Se activa la actualización de los registros A, B, PC y RAM. Como $L_A = L_B = 0$, los registros mantienen sus valores, pero la RAM actualiza su valor en la dirección B con 1 + (B) (es decir, incrementa en una unidad su valor).

Como PC también actualiza su valor, se actualiza la dirección de la instrucción a ejecutar. No obstante, el valor actualizado en la RAM estará resguardado ya que las señales de control nuevas serán propagadas **después** del flanco de subida.



Anexo - Resolución de ejercicios

:Importante!

Estos ejercicios pueden tener más de un desarrollo correcto. Las respuestas a continuación no son más que soluciones que **no excluyen** otras alternativas igual de correctas.



Haciendo uso de Assembly, programe la secuencia de los primeros 8 números de Fibonacci. Al finalizar, almacene el resultado en el registro A y deje el registro B "limpio" (valor igual a cero).

```
MOV A,0; A = 0

MOV B,1; B = 1

ADD A,B; A = A + B = 1

ADD B,A; B = A + B = 2

ADD A,B; A = A + B = 3

ADD B,A; B = A + B = 5

ADD A,B; A = A + B = 5

ADD B,A; B = A + B = 8

ADD B,A; B = A + B = 13

ADD A,B; A = B = 13

MOV B,0; B = 0
```

Considere el siguiente programa.

Construya un programa en Assembly que obtenga el mismo

resultado (considere que x, y y z

parten con sus valores

almacenados en memoria).

x = 2

y = 4

z = 0 # Variable auxiliar

z = x

x = x + y

y = y - z

Respuesta en la siguiente diapositiva.

```
DATA:
  x 2
  y 4
  z 0
CODE:
  MOV A, (x) ; Guardamos x en A
  MOV (z), A ; Guardamos A en z, variable auxiliar
  MOV B, (y) ; Guardamos y en B
  ADD A,B ; Guardamos en A x+y
  MOV (x), A ; Guardamos en x el resultado de la suma
  MOV A, (y) ; Guardamos y en A
  MOV B,(z); Guardamos z en B
  SUB A,B ; Guardamos en A y-z
  MOV (y), A ; Guardamos en y el resultado de la resta
```

Considere el siguiente programa.

Ahora, programe en Assembly un

código que obtenga el mismo resultado de *x* e *y*, pero sin hacer

uso de la variable z en el segmento

DATA.

x = 2

y = 4

z = 0 # Variable auxiliar

z = x

x = x + y


y = y - z

Respuesta en la siguiente diapositiva.

```
DATA:
  x 2
  y 4
CODE:
  MOV A, (x) ; Guardamos x en A
  MOV B, (y) ; Guardamos en B el valor de y
  ADD A,B ; Guardamos en A x+y
  MOV B, (x) ; Guardamos x en B
  MOV (x), A ; Guardamos en x el resultado de la suma
  MOV A, (y) ; Guardamos y en A
  SUB A,B ; Guardamos en A y-z
  MOV (y), A ; Guardamos en y el resultado de la resta
```

A partir de los programas anteriores, explique el flujo resultante de cada uno de ellos en el diagrama del computador básico que se muestra a continuación.

Respuesta en la siguiente diapositiva.



Antes de detallar el flujo, veremos cómo se almacena cada variable en la memoria de datos:

- 1) MOV A, 2: Almacena en el registro A el valor de la variable x.
- 2) MOV (0), A: Almacena en la primera dirección de la memoria de datos el valor del registro A (correspondiente a x).
- 3) MOV A,4: Almacena en el registro A el valor de la variable y.
- 4) MOV (1), A: Almacena en segunda dirección de la memoria de datos el valor del registro A (correspondiente a y).
- 5) MOV A, 0: Almacena en el registro A el valor de la variable z.
- 6) MOV (2), A: Almacena en la primera dirección de la memoria de datos el valor del registro A (correspondiente a z).

Es decir, por cada variable declarada se ejecutan dos instrucciones que permiten almacenar en la memoria de datos sus valores. Por lo general, el *Assembler* parte en la primera dirección y sigue de forma sucesiva para el resto de las variables declaradas. Siguiendo con el código:

- MOV A, (x): El literal de la ROM (correspondiente a la dirección de x) es escogido por el multiplexor Address para obtener su valor y se habilita la carga en el registro A para que el número sea almacenado en él.
- 2) MOV (z), A: El literal de la ROM (correspondiente a la dirección de z) es escogido por el multiplexor Address y se habilita la señal W para poder escribir en la RAM. Luego, se configura la ALU de forma que el resultado sea el valor del registro A, escribiendo ese número en la dirección z.
- 3) MOV B, (y): El literal de la ROM (correspondiente a la dirección de z) es escogido por el multiplexor Address para obtener su valor y se habilita la carga en el registro B para que el número sea almacenado en él.

 $^{^3{\}rm Esto}$ es muy útil al declarar arreglos.

- 4) ADD A,B: Se configuran los multiplexores de A y B para escoger los valores de sus registros. Luego, se configura la ALU para obtener la suma de ambos valores y, finalmente, se habilita la escritura en el registro A para que almacene el resultado.
- 5) MOV (x), A: El literal de la ROM (correspondiente a la dirección de x) es escogido por el multiplexor Address y se habilita la señal W para poder escribir en la RAM. Luego, se configura la ALU de forma que el resultado sea el valor del registro A, escribiendo ese número en la dirección x (resultado de x + y).
- 6) MOV A, (y): El literal de la ROM (correspondiente a la dirección de y) es escogido por el multiplexor Address para obtener su valor y se habilita la carga en el registro A para que el número sea almacenado en él.
- 7) MOV B, (z): El literal de la ROM (correspondiente a la dirección de z) es escogido por el multiplexor Address para obtener su valor y se habilita la carga en el registro B para que el número sea almacenado en él.
- 8) SUB A, B: Se configuran los multiplexores de A y B para escoger los valores de sus registros. Luego, se configura la ALU para obtener la suma de ambos valores y, finalmente, se habilita la escritura en el registro A para que almacene el resultado.
- 9) MOV (y), A: El literal de la ROM (correspondiente a la dirección de y) es escogido por el multiplexor Address y se habilita la señal W para poder escribir en la RAM. Luego, se configura la ALU de forma que el resultado sea el valor del registro A, escribiendo ese número en la dirección y (resultado de y-z).

Se obvia el flujo del segundo programa, dado que es una versión simplificada del primero sin mayores cambios en las instrucciones utilizadas.

¿En qué casos es posible soportar la instrucción ADD B, Lit en el computador básico sin modificar su hardware ni sobreescribir datos? Para los casos negativos, indique qué modificaciones al hardware y/o Assembly se deberían hacer para soportarla.

Respuesta en la siguiente diapositiva.

Si dentro del computador básico revisamos los componentes Mux A y Mux B, podemos ver que los únicos literales que podrían ser seleccionados para ser almacenados en A son 0 y 1. Por lo tanto, sin modificar el computador básico, podemos soportar ADD B,0 4 y ADD B,1 (que existe y llamamos INC B). Si quisiéramos habilitar la instrucción ADD B,Lit para cualquier literal, sería necesario entonces tener una conexión entre el Mux A y la ROM (para así poder recibir el literal a utilizar, al igual como está incluido en B) y definir la combinación S_{a0} , S_{a1} para escogerlo y ajustar las señales de control para esta nueva instrucción a partir de un nuevo opcode.

⁴Esto claramente no tiene mucho sentido.

Modifique el diagrama del computador básico sin soporte de saltos para habilitar las siguientes instrucciones en una sola iteración:

```
■ Op1 B,(A); Op1 \in {MOV, ADD, SUB, AND, OR, XOR}
```

- Op1 A,(A); Op1 \in {MOV, ADD, SUB, AND, OR, XOR}
- INC A
- \blacksquare INC (A)

En resumen, se le pide dar soporte para direccionamiento indirecto a través del registro A. No es necesario asociar un *opcode* a las instrucciones anteriores, pero sí debe incluir la combinación de señales que ejecuta cada una de ellas. Además, debe indicar si alguna de las combinaciones de señales de instrucciones existentes se ve modificada por su diseño.


Respuesta en la siguiente diapositiva.

Solución: Las modificaciones mínimas que requiere el diagrama son las siguientes:

- Agregar una conexión entre el registro A y el input de direccionamiento de la memoria de datos. La forma más directa es conectando dicho registro con el componente Mux Address, lo que a su vez implica aumentar a 2 bits el bus de selección de este.
- Agregar una conexión entre el registro B y el componente Mux A. Esto tiene como fin poder hacer instrucciones del tipo Op1 B, (A) en el orden esperado (donde B es el primer operando).

La descripción anterior se traduce en el siguiente diagrama y tabla de instrucciones:

Instrucción	Operandos	Literal	La	Lb	\mathbf{Sa}	Sb	Sop	Sadd	W
ADD	B,(A)	-	0	1	В	DOUT	ADD	A	0
	A,(A)	-	1	0	\mathbf{A}	DOUT	ADD	\mathbf{A}	0
SUB	B,(A)	-	0	1	В	DOUT	SUB	\mathbf{A}	0
	A,(A)	-	1	0	Α	DOUT	SUB	Α	0
AND	B,(A)	-	0	1	В	DOUT	AND	Α	0
	A,(A)	-	1	0	Α	DOUT	AND	A	0
OR	B,(A)	-	0	1	В	DOUT	OR	A	0
	A,(A)	-	1	0	\mathbf{A}	DOUT	OR	\mathbf{A}	0
XOR	B,(A)	-	0	1	В	DOUT	XOR	\mathbf{A}	0
	A,(A)	-	1	0	\mathbf{A}	DOUT	XOR	\mathbf{A}	0
INC	A	1	1	0	\mathbf{A}	LIT	ADD	-	0
	(A)	-	0	0	ONE	DOUT	ADD	A	1




 $\tt DOUT$ representa la salida de la memoria de datos; LIT representa el literal obtenido de la memoria de instrucciones; y $\tt ONE$ representa la selección de la señal constante 1 del componente $\tt Mux\ A.$

En este caso, INC A se implementa con la operación ADD A, Lit, con Lit = 1. Esta transformación queda a cargo del *Assembler*. Se podría implementar agregando una señal constante 1 en el componente Mux B, pero se opta por implementar por lo ya existente.

Estos cambios podrían habilitar más instrucciones, pero solo se listan las solicitadas en el enunciado.

Instrucción	Operandos	Literal	La	Lb	\mathbf{Sa}	Sb	Sop	Sadd	W
ADD	B,(A)	-	0	1	В	DOUT	ADD	A	0
	A,(A)	-	1	0	Α	DOUT	ADD	Α	0
SUB	B,(A)	-	0	1	В	DOUT	SUB	\mathbf{A}	0
	A,(A)	-	1	0	Α	DOUT	SUB	Α	0
AND	B,(A)	-	0	1	В	DOUT	AND	A	0
	A,(A)	-	1	0	A	DOUT	AND	A	0
OR	B,(A)	-	0	1	В	DOUT	OR	A	0
	A,(A)	-	1	0	\mathbf{A}	DOUT	OR	\mathbf{A}	0
XOR	B,(A)	-	0	1	В	DOUT	XOR	\mathbf{A}	0
	A,(A)	-	1	0	\mathbf{A}	DOUT	XOR	\mathbf{A}	0
INC	A	1	1	0	\mathbf{A}	LIT	ADD	-	0
	(A)	-	0	0	ONE	DOUT	ADD	A	1



Escriba un programa en Assembly del computador básico que calcule el inverso aditivo de un número entero de 8 bits.

```
DATA:

n 5

n_inv 0

CODE:

MOV A,(n) ;A = n

NOT A,A ;A = ¬n

ADD A,1 ;A = ¬n + 1

MOV (n_inv),A ;n_inv = A = ¬n + 1
```

* El inverso aditivo de un número en base binaria corresponde al complemento de 2: $C_{2}(x) = \overline{x} + 1$