

El procesador: Introducción

Arquitectura de Computadores – IIC2343

Yadran Eterovic S. (yadran@uc.cl)

Sumador/restador de 4 bits






El input *B* puede entrar

- "directo" –en el caso de una suma
- invertido –en el caso de una resta

... por lo que ambas versiones pasan por un multiplexor controlado por el input de control *S* antes de entrar al circuito sumador:

- $S = 0 \implies \text{el } mux \text{ selecciona}$ la versión "directa" de B
- $S = 1 \Longrightarrow \text{el } mux \text{ selecciona}$ la versión invertida de B




El input *B* puede entrar

- "directo" –en el caso de una suma
- invertido –en el caso de una resta

... por lo que ambas versiones pasan por un multiplexor controlado por el input de control *S* antes de entrar al circuito sumador:


- $S = 0 \implies \text{el } mus \text{ selecciona}$ la versión "directa" de B
- $S = 1 \Longrightarrow \text{el } mux \text{ selecciona}$ la versión invertida de B



Todos los computadores tienen un circuito para realizar operaciones lógicas (p.ej., AND, OR) y aritméticas (p.ej., suma, resta) sobre dos operandos

→ la unidad lógica aritmética o ALU :

- operandos A y B, de K bits c/u (en la realidad, K = 32, 64, 128, ... bits)
- resultado *M*, de *K* bits
- input de control S, de N bits, para seleccionar entre 2^N operaciones distintas



P.ej., el circuito sumador / restador de la diap. anterior correspondería a una *ALU* muy simple que sólo suma o resta operandos de *K* = 4 bits

 \Rightarrow sólo dos operaciones, por lo que *S* tiene sólo un bit (N = 1)

La ALU también realiza las operaciones lógicas básicas sobre sus inputs:

NOT


AND


OR


XOR


Son muy útiles por sí mismas y formando parte de otras operaciones más complejas

Se realizan bit a bit (bitwise)











10110100





Las dos últimas operaciones que vamos a implementar en nuestra *ALU* básica son *shift left* y *shift right*



Las operaciones shift pueden parecer arbitrarias, pero son muy útiles

P.ej., podemos verlas como la multiplicación por 2 (shift left)

... y la división (entera) por 2 (shift right)


... análogas, en base 10, a una multiplicación por 10 (se agrega un cero a la derecha de la secuencia de dígitos) y una división entera por 10 (se descarta el dígito de más a la derecha):

47293 × 10 = 472930

47293 / 10 = 4729

(En *shift right*, la razón de "llenar" el bit de más a la izquierda con el mismo valor que había allí originalmente, es mantener el signo —positivo o negativo— del número representado por el patrón de bits)

ALU básica de 8 operaciones, dibujada esquemáticamente para dos inputs de datos de 8 bits (A y B), un input de control de 3 bits (S), y un output de 8 bits (Result)




_				
	S2	S1	S0	Result
/	0	0	0	Suma
	0	0	1	Resta
	0	1	0	And
	0	1	1	Or
	1	0	0	Not
	1	0	1	Xor
	1	1	0	Shift left
	1	1	1	Shift right

El output *Result* va a contener el resultado de la ejecución de una de las 8 operaciones, según la combinación de valores en los tres bits del input de control, S_2 S_1 S_0 ; p.ej.:

$$001 \Longrightarrow A - B$$
 $011 \Longrightarrow A \text{ OR } B$ $111 \Longrightarrow shift right(A)$

Las entradas A y B de la ALU provienen de **registros**:

- ubicaciones especiales construidas directamente en el hardware
- son los "ladrillos" de la construcción de computadores, y su número es limitado



Una componente esencial de todo computador es su **memoria**Sin memoria, no habría computadores tal como los conocemos hoy día

La memoria se usa para almacenar tanto las **instrucciones** a ser ejecutadas

... como los **datos** que se usan en la ejecución de las instrucciones

... y los que se producen como resultados de esa ejecución

Para tener una memoria (de un bit), necesitamos un circuito que recuerde valores de *input* previos —es decir, que **almacene su estado**

El *output* del circuito depende ahora tanto de los datos de *input*

... como del valor almacenado dentro del circuito

Esto se puede conseguir gracias a que cada compuerta tiene un pequeño *retardo de propagación*:

• hay un retardo entre el instante en que el *input* cambia y el instante en que el *output* cambia consecuentemente


P.ej., efecto del retardo de propagación en un circuito muy simple:

si el *output* del circuito es 0, entonces el *input* del circuito es 0
 ... esto parece una contradicción, ya que la (única) compuerta del circuito es un inversor (NOT)

... excepto que sólo una vez que ha transcurrido el retardo de propagación (menos de un nanosegundo), el *output* cambia a 1


... y sólo una vez que ha transcurrido otro retardo de propagación, el *output* vuelve a 0 nuevamente

• en principio, este ciclo continúa para siempre, por lo que el circuito oscila: el *output* cambia una y otra vez entre 0 y 1



El funcionamiento de un *latch S-R* se basa en el retardo de propagación:


- construido a partir de dos compuertas NAND (o dos compuertas NOR)
- dos inputs, S (set) y R (reset)
- dos *outputs*, Q y $\neg Q$, complementarios
- los outputs no están determinados únicamente por los inputs vigentes
 no es un circuito combinacional ... sino secuencial
- si R = S = 0 ($\Rightarrow Q = \neg Q = 1$), el circuito se vuelve no determinista cuando R y S vuelvan a 1



R	S	Q ^{t+1}
0	0	-
0	1	1
1	0	0
1	1	Q [†]


Latch D (controlado por C) —para permitir que el latch cambie de estado sólo en ciertos instantes específicos:

- evita el caso no determinista del latch S-R previniendo su ocurrencia
- el input *D* y su complemento ¬*D* entran a sendas compuertas NAND justo antes del *latch S-R*
 - ⇒ los inputs R y S del latch S-R no pueden ser ambos 0 simultáneamente
- cuando C está en 1, el latch "se carga con" el valor de D
- el valor almacenado en el *latch* está siempre disponible en el output *Q*



С	D	Q ^{t+1}
0	0/1	Q [†]
1	0	0
1	1	1

Latch D (controlado por C) — más esquemáticamente



С	D	Qt+1
0	0/1	Q [†]
1	0	0
1	1	1

D: dato (input)

C: control (p.ej., un reloj, como ya veremos)


Q: estado (output)


En el diseño y construcción de computadores digitales, necesitamos circuitos que puedan leer el valor de una señal en un instante particular en el tiempo y almacenarlo:

• esto elimina los problemas que podrían ocurrir si varias señales fueran leídas en momentos en el tiempo levemente diferentes

... esto podría ocurrir en el caso de los *latchs* como el anterior, en que la señal *D* puede ser leída en cualquier instante mientras *C* está en su valor alto, o 1 (o, equivalentemente, en su valor bajo)

Una posibilidad es "estrechar" al máximo el intervalo de tiempo durante el cual C está en su valor alto, p.ej., usando un generador de pulsos C' a partir de un oscilador rectangular C: el ancho del pulso C' es el retardo de propagación de las compuertas





Estos circuitos secuenciales se conocen como *flip-flops* y pueden ser construidos de diferentes maneras

Lo importante es que la transición de estado —es decir, el almacenamiento en el *latch* del valor que hay en el input *D*


... ocurre, en la práctica, durante la transición de *C* de 0 a 1, o *flanco de subida*

... y no cuando C está en 1

(la transición de estado también podría ocurrir en el flanco de bajada)

Flip-flop D:

- construido a partir de dos *latches D* y un inversor (compuerta NOT)
- cuando *C* cambia de 1 a 0 (o, en otros circuitos equivalentes, de 0 a 1), el *output Q* almacena el valor del *input D*




С	D	Q ^{t+1}
0/1/1	0/1	Q [†]
	0	0
	1	1


Ir a diap. 34

Usamos un arreglo de flip-flops D para construir un **registro** ...

... que puede almacenar un dato de varios bits, tal como un *byte* (8 bits) o una palabra (32 o 64 bits en los computadores modernos):


• p.ej., un registro de 4 bits:





Agregamos las señales de control L_A y L_B para controlar la escritura —actualización de los valores— de los registros (*explicar*):

- podemos conectar L_A y L_B directamente al input C de cada registro
- ... o usar L_A y L_B como uno de los inputs (enabler) de una compuerta AND, cuyo otro input es la señal del reloj y cuyo output va al input C de cada registro




2

Las diferentes combinaciones de valores de las cinco señales de control especifican qué acciones puede ejecutar este circuito:

- qué operación ejecuta: S_0 , S_1 y S_2
- a dónde va a parar el resultado: L_A y L_B

... p.ej., las siguientes 16 operaciones



	\langle				
la	lb	s2	s1	$ \mathbf{s}0 $	operación
1	0	0	0	0	A=A+B
0	1,/	0,/	(0, 1)	0	B=A+B
1	/Ó ,	0	/ 0	1	A=A-B
Q'	1	0	0	1	B=A-B
1,/	'0/	0	1	0	A=A and B
0	<u>/1</u>	0	1	0	B=A and B
1/	0	0	1	1	A=A or B
0	1	0	1	1	B=A or B
1	0	1	0	0	A = notA
0	1	1	0	0	B=notA
1	0	1	0	1	A=A xor B
0	1	1	0	1	B=A xor B
1	0	1	1	0	A=shift left A
0	1	1	1	0	B=shift left A
1	0	1	1	1	A=shift right A
0	1	1	1	1	B=shift right A

P.ej., si a partir de los valores 0 y 1 almacenados inicialmente en los registros A y B ejecutamos las seis acciones que se muestran en la columna de la izquierda, entonces los registros van quedando con los valores que se muestran en las columnas A y B

la	lb	s2	s1	s0	operación	A	В
0	0	-	-	-	-	0	1
1	0	0	0	0	A=A+B	1	1
0	1	0	0	0	B=A+B	1	2
1	0	0	0	0	A=A+B	3	2
0	1	0	0	0	B=A+B	3	5
1	0	0	0	0	A=A+B	8	5
0	1	0	0	0	B=A+B	8	13

Cada combinación de valores de las señales de control es una instrucción ...


	la	lb	s2	s1	s0	operación	A	В
	0	0	_	-	-	-	0	1
	1	0	0	0	0	A=A+B	1	1
(0	1	0	0	0	B=A+B	1	2
	1	0	0	0	0	A=A+B	3	2
	0	1	0	0	0	B=A+B	3	5
	1	0	0	0	0	A=A+B	8	5
	0	1	0	0	0	B=A+B	8	13


... y una secuencia de instrucciones es un **programa**

	la	lb	s2	s1	s0	operación	A	В
	0	0			_	-	0	1
1	1	0	0	0	0,	A=A+B	1	1
 	0	1	0	0	0	B=A+B	1	2
! 	1	0	0	0	0	A=A+B	3	2
i I	0	1	0	0	0	B=A+B	3	5
 	1	0	0	0	0	A=A+B	8	5
1	0	1	0	0	0,	B=A+B	8	13

¿De dónde viene el programa?

Los computadores (que siguen el modelo arquitectónico *von Neumann*) se caracterizan porque el programa —la secuencia de instrucciones— está almacenado en el mismo computador ...






Internamente, la memoria está organizada como un (gran) arreglo de registros

• cada registro —o palabra de memoria— almacena una instrucción


... y se identifica por la posición relativa que ocupa en el arreglo

... estas posiciones relativas se llaman direcciones (de memoria)

... y se especifican en base 2 (también, en base 16 o hexadecimal)




direcciones instrucciones



Necesitamos que la ejecución de las instrucciones sea secuencial


... es decir, que por *Data out* las instrucciones vayan apareciendo una a una en el orden en que tienen que ser ejecutadas


⇒ hay que poder controlar cuál es la próxima instrucción que debe salir por Data out




El registro especializado *PC* (*program counter* o *instruction pointer*) almacena una dirección de memoria (la dirección de una instrucción)

... tal que al conectarse a la entrada Address de la memoria, la instrucción








Finalmente, necesitamos que todas las acciones individuales ocurran *sincrónicamente*: incluimos un **reloj** (*clock*)


En muchos circuitos digitales, el orden en el cual pasan las cosas es crítico

Los circuitos digitales usan **relojes** para proporcionar *sincronización*


... permitir que el hardware ejecute una acción sin que sea necesario un cambio en los inputs


... y actualizar componentes que contienen *estado*






• el ancho de pulso es preciso










El circuito amplifica la señal y la cambia de una onda sinusoidal a una onda cuadrada

https://www.tutorialspoint.com/sinusoidal_oscillators/sinusoidal_crystal_oscillators.htm


Los relojes son simétricos: el tiempo en el estado alto es igual al tiempo en el estado bajo. Para generar un tren de pulsos asimétricos, desplazamos el reloj básico usando un circuito de retardo y hacemos un AND entre esta señal y la original








En el siguiente flanco de subida del reloj, *PC* pone una nueva dirección (la anterior más 1) en la entrada Address de la memoria, y los registros *A* y *B* ponen (posiblemente) nuevos valores en las entradas de la ALU



dos registros


... y su lenguaje de máquina de 16 instrucciones



la/	lb	s2	s1	$ \mathbf{s}0 $	operación
1	0	0	0	0	A=A+B
0	1,/	0,/	0/	0	B=A+B
1	/ 0 ,	0	/0	1	A=A-B
O'	1	0	0	1	B=A-B
1/	0/	0	1	0	A=A and B
0	/1	0	1	0	B=A and B
1/	0	0	1	1	A=A or B
0	1	0	1	1	B=A or B
1	0	1	0	0	A = notA
0	1	1	0	0	B = notA
1	0	1	0	1	A=A xor B
0	1	1	0	1	B=A xor B
1	0	1	1	0	A=shift left A
0	1	1	1	0	B=shift left A
1	0	1	1	1	A=shift right A
0	1	1	1	1	B=shift right A

¿Cómo podemos independizarnos de los valores en los registros?

• p.ej., que la entrada *B* de la ALU pueda recibir un valor distinto del que está almacenado en el registro ${\it B}$




¿Cómo podemos independizarnos de los valores en los registros?


• p.ej., que la entrada *B* de la ALU pueda recibir un valor distinto del que está almacenado en el registro *B*


Hasta ahora, para ejecutar A=A-B escribimos la instrucción de 5 bits 10001 (diap. anterior)


... pero, p.ej., no tenemos cómo ejecutar **A=A+6**



PC







Extendemos el uso de los multiplexores para permitir poner el valor **0** (muy común) en las entradas *A* y *B* de la ALU

El valor **0** está almacenado de forma permanente en un registro especial al que no se le puede cambiar el valor

Address Instruction Memory Reg B L Reg A L Data out Mux B Mux A 8 8 В **ALU** S Result

PC

El nuevo *Mux A* y la posibilidad del *Mux B* de elegir ahora entre tres inputs, exigen dos señales de control adicionales

⇒ instrucciones de 16 bits

Extendemos el uso de los multiplexores para permitir poner el valor **0** (muy común) en las entradas *A* y *B* de la ALU

El valor **0** está almacenado de forma permanente en un registro especial al que no se le puede cambiar el valor


El nuevo Mux A y la posibilidad del Mux B de elegir ahora entre tres inputs, exigen dos señales de control adicionales

⇒ instrucciones de 16 bits

Ahora sí podemos ejecutar **A=A+6** ⇒ escribimos la instrucción de 16 bits

10001000000110 (próx. diap.):

- los 8 bits de la izquierda corresponden a las señales de control
- los 8 bits de la derecha corresponden al literal, en este caso el número 6 (en binario)



PC

Instrucciones de 16 bits de largo

⇒ la *Instruction Memory* debe estar formada por registros, o palabras, de 16 bits de largo

⇒ cada palabra de memoria se compone de 16 *flip-flops*

Señal de control del *Mux A*

Señales de control del *Mux B*

			177	/	78.				
	La	Lb	Sa0	$\sqrt{\mathrm{Sb}0}$	Sblv	Sop2	Sop1	Sop0	Operación
	1	0	1	1 0	0	0	0	0	A=B
	0	1	0	1	1 !	0	0	0	B=A
	1	0	0	0	1	0	0	0	A=Lit
	0	1	0	0	1	0	0	0	B=Lit
	1	0	0	0	0	0	0	0	A=A+B
	0	1	0	0	0	0	0	0	B=A+B
	1	0	0	0	1	0	0	0	A=A+Lit
	1	0	0	0	0	0	0	1	A=A-B
	0	1	0	0	0	0	0	1	B=A-B
	1	0	0	0	1 !	0	0	1	A=A-Lit
	1	0	0	0	0	0	1	0	A=A and B
	0	1	0	0	0	0	1	0	B=A and B
	1	0	0	0	1	0	1	0	A=A and Lit
	1	0	0	0	0	0	1	1	A=A or B
	0	1	0	0	0 !	0	1	1	B=A or B
	1	0	0	0	1	0	1	1	A=A or Lit
	1	0	0	0	0	1	0	0	A=notA
	0	1	0	0	0 i	1	0	0	B=notA
	1	0	0	0	1	1	0	0	A=notLit
	1	0	0	0	0	1	0	1	A=A xor B
Ī	0	1	0	0	0	1	0	1	B=A xor B
	1	0	0	0	1	1	0	1	A=A xor Lit
	1	0	0	0	0	1	1	0	A=shift left A
	0	1	0	1 0	0	1	1	0	B=shift left A
1	1	0	0	0	1	1	1	0	A=shift left Lit
	1	0	0	0	0	1	1	1	A=shift right A
	0	1	0	0	0	1	1	1	B=shift right A
	1	0	0	0	1	1	1	1	A=shift right Lit
_			<u> </u>						