

Задание на практическое занятие по теме «Синтез схем цифровых устройств»

Цели занятия:

- закрепление знаний о цифровых комбинационных и последовательностных устройствах*,
- овладение навыками моделирования схем в среде CircuitVerse.

Порядок выполнения задания:

1. Получить вариант разрабатываемого устройства у преподавателя,
1. Составить его таблицу истинности,
2. Составить соответствующее ей логическое выражение. С помощью карт Карно или правил преобразования логических функций упростить его,
3. Составить схему устройства, соответствующего выражению, полученному в п.3 в среде CircuitVerse.

При проектировании цифрового комбинационного устройства исходное задание обычно описывается при помощи таблицы истинности. По ней с использованием метода СДНФ или СКНФ записываются логические выражения для выходного сигнала. Затем проводится минимизация этих выражений и составляется принципиальная схема разрабатываемого устройства.

Наиболее распространенными комбинационными устройствами являются дешифраторы, шифраторы, семисегментные дешифраторы, мультиплексоры и демультиплексоры, арифметические сумматоры и арифметико-логические устройства

Рассмотрим синтез схемы комбинационного устройства на примере шифратора.

Шифратор — это комбинационное устройство, преобразующее десятичные числа в двоичную систему счисления, причем каждому входу может быть поставлено в соответствие десятичное число, а набор выходных логических сигналов соответствует определенному двоичному коду.

Рассмотрим пример построения шифратора для преобразования десятиразрядного единичного кода (десятичных чисел от 0 до 9) в двоичный код. Таблица соответствия кода приведена на рисунке 1

При этом предполагается, что сигнал, соответствующий логической единице, в каждый момент времени подается только на один вход. Условное обозначение такого шифратора также приведена на рисунке 1.

*в отдельных вариантах задания могут встречаться элементы памяти



Рисунок 1

Используя данную таблицу соответствия, запишем логические выражения, включая в логическую сумму те входные переменные, которые соответствуют единице некоторой выходной переменной. Так, на выходе Y₁ будет логическая «1» тогда, когда логическая «1» будет или на входе X₁, или X₃, или X₅, или X₇, или X₉, т. е.

$$Y_1 = X_1 + X_3 + X_5 + X_7 + X_9.$$

Аналогично получаем

$$Y_2 = X_2 + X_3 + X_6 + X_7$$

$$Y_3 = X_4 + X_5 + X_6 + X_7,$$

$$Y_4 = X_8 + X_9$$

Представим схему такого шифратора, используя элементы OR (ИЛИ)

Данным выражениям и таблице истинности можно поставить в соответствие схему, показанную на рисунке 2.




Рисунок 2.

Следует сказать, что если количество входов настолько велико, что в шифраторе используются все возможные комбинации сигналов на выходе, то такой шифратор называется **полным**, если не все, то **неполным**.

Число входов и выходов в полном шифраторе связано соотношением $n = 2^m$, где n — число входов, m — число выходов.

Так, для преобразования кода кнопочного пульта в четырехразрядное двоичное число достаточно использовать лишь 10 входов, в то время как полное число возможных входов будет равно 16 ($n = 2^4 = 16$), поэтому разработанный шифратор 10x4 (из 10 в 4) будет неполным.

В примере приведена схема **асинхронного** устройства, это значит, что данный шифратор срабатывает от информационных сигналов, приходящих на входы $X_0 \dots X_9$. В схемах синхронных устройств имеется дополнительный синхронизирующий (тактирующий, англ. clock) вход и устройство принимает входные сигналы только тогда, когда на синхронизирующий вход подана логическая "1".

Отчёт по работе должен содержать:

1. краткое описание работы разрабатываемого устройства,
2. таблицу истинности разработанного устройства,
3. логическое выражение, соответствующее работе устройства, при необходимости - упрощение выражения с помощью карт Карно или законов алгебры логики,
4. результат моделирования схемы в среде CircuitVerse.

*в отдельных вариантах задания могут встречаться элементы памяти