

基于 Verilog HDL 和 Basys 2 的数字电路实验要求

1. 实验内容

(1) 参照 74HC194 的功能，设计一个 4-bit 的移位寄存器。该寄存器可以根据输入控制信号的不同，工作在“置数”、“左移”、“右移”和“保持”四种功能，并可以实现同步清零。

(2) 参照 74LS160 的功能，设计一个十进制同步计数器，并可以实现同步置数，异步清零。

(3) 完成一个基于数码管的电路设计，功能不限。

2. 对于每一项实验内容，需要完成以下几步：

- (1) 建立一个工程；
- (2) 编写源文件；
- (3) 综合；
- (4) 建立一个测试文件，编写测试文件进行波形仿真；
- (5) 建立一个约束文件；
- (6) 实现；
- (7) 生成编程文件；
- (8) 下载至 Basys 2 开发板；
- (9) 功能测试。

3、实验报告要点

(1) 写出各个项目的设计思想或功能介绍。

(2) 简述设计步骤和调试过程。包括总体电路设计、相应模块设计，以及在 ISE 上完成的设计和仿真。相关文档包括：Verilog HDL 语言的源代码（程序要有详细的注释和功能说明）、引脚分配的约束文件、验证设计功能等所有文档与调试的结果。