

54/74163

4位二进制同步计数器(同步清除)

简要说明

163 为可预置的 4 位二进制同步计数器, 共有 54163/74163、54S163/74S163, 54LS163/74LS163 三种线路结构形式。其主要电特性的典型值如下:

型号	fc	PD
54163/74163	32MHz	305mW
54S163/74S163	70MHz	475mW
54LS163/74LS163	32MHz	93mW

163 的清除是同步的。当清除端(CLR)为低电平时,在时钟端(CLK)上 升沿作用下,才可完成清除功能。

163 的预置是同步的。当置入控制端(LOAD)为低电平时,在 CLK 上升沿作用下,输出端(Q_{A} - Q_{D})与数据输入端(A-B)相一致。对于 54/74163,当 CLK 由低至高跳变或跳变前,如果计数控制端(ENP、ENT)为高电平,则LOAD应避免由低至高电平的跳变,而其它两种结构形式无此种限制。

163 的计数是同步的,靠 CLK 同时加在 4 个触发器上而实现。当 ENP 和 ENT 均为高电平时,在 CLK 上升沿作用下 Q_A - Q_D 同时变化,从而消除了异步计数器中出现的计数尖峰。对于 54/74163,只有当 CLK 为高电平时 ENP、ENT 才允许由高至低电平的跳变,而 54S163/74S163,54LS163/74LS163 的 ENP、ENT 跳变与 CLK 无关。

163 有超前进位功能。当计数溢出时,进位端(RCO)输出一个高电平脉冲,其宽度为 Q0 的高电平部分。

在不外加门电路的情况下,可级联成 N 位同步计数器。

对于 54/74S163, 54/74LS163, 在 CLK 出现前,即使 ENP、ENT、CLR发生变化,电路的功能也不受影响。

引出端符号

RCO 进位输出端

CLK 时钟输入端(上升沿有效)

CLR 同步清除输入端(低电平有效)

 ENP
 计数控制端

 ENT
 计数控制端

 A-B
 并行数据输入端

LOAD 同步并行置入控制端(低电平有效)



(15) RCO

(14) Ω_{A}


(13)

(12)

(11) QD ΩC

 α_B

 Q_A - Q_D 输出端 逻辑图




据阻估


似似且		
电测	原电压	7V
输)	、 电压	
	54/74163, 54/74S163	5.5V
	54/74LS163	7V
ENI	?与 ENT 间电压	
	54/74163,54/74S163	. 5.5V
工化	F环境温度	
	54×××	-55∼125°C
	74×××	-0∼70°C
储存		-65°C∼150°C

原理图及时序图






54/74163 原理图






54/74LS163 原理图



http://www.mculib.com/





推荐工作条件:

			:	54/74163 54/74S163 54/74		54/74	LS163	单	.位			
			最小	额定	最大	最小	额定	最大	最小	额定	最大	
电源电压 V _c	CC	54	4.5	5	5.5	4.5	5	5.5	4.5	5	5.5	V
		74	4.75	5	5.25	4.75	5	5.25	4.75	5	5.25	
输入高电平	电压 V _{iH}	•	2			2			2			V
输入低电	平电压	54			0.8			0.8			0.7	V
V_{iL}		74			0.8			0.8			0.8	
输出高电平	电流 I _{OH}	•			-800			-1000			-400	uA
输出低电	平电流	54			16			20			4	mA
I_{OL}		74			16			20			8	
时钟频率 f _{Cl}	LK		0		25	0		40	0		25	MHz
脉冲宽度	Cl	LK	25			10			25			ns
T_{W}			20			10			20			ns
建立时间	A-	-В	20			4			20			ns
tset	ENP	ENT	20			12			20			ns
	LC	ΑD	25			14			20			ns
	$\overline{\mathbf{C}}$	LR	20			14			20			ns
	LOA	D无效				12						ns
	CLR	无效				12						ns
保持时间	A-	-В	0			3			0			ns
t_{H}	LOA	\overline{D} , \overline{CLR}	0			0			0			ns



				MCULID						
恢复时间	ENP、ENT			4				ns		
tre										

静态特性(TA 为工作环境温度范围)

参数	测试条件印			' 163		'S163		LS163		单位
多 奴	侧瓜多	R 17		最小	最大	最小	最大	最小	最大	
V _{IK} 输入嵌位	Vac-是小	Vcc=最小			1.5					V
电压	I _{ik} =		-18mA				-1.2		-1.5	
V _{OH} 输出高电	Vcc=最小 V _{IH} =	$2V V_{IL} =$	54	2.4		2.5		2.5		V
平电压	最大, I _{OH} =最大		74	2.4		2.7		2.7		
V _{OL} 输出低电	Vcc=最小, V _{IH} =2V	V, V _{IL} =最	54		0.4		0.5		0.4	V
平电压	大,I _{OL} =最大		74		0.4		0.5		0.5	
I _I 最大输入电	A-B, ENP	Vcc =	最 大		1		1		0.1	mA
压时输入电	CLK, ENT, CL	V _I =5.5V	(LS163		1		1		0.2	
流	\bar{R}, \overline{LOAD}	为 7V)								
	A-B, ENP	Vcc=最	大		40		50		20	μА
I _{II} 输入高电	\overline{CLR} , \overline{LOAD}	•		40		50		40		
平电流	CLK	53 为		80		50		40		
	ENT	2.7V)			80		100		40	
	A-B, ENP	Vcc =	= 最		1.6		-2		-0.4	mA
I _{IL} 输入低电	\overline{CLR} , \overline{LOAD}	大,V _{IL} =0.	.4V		-1.6		-2		-0.8	
平电流	CLK	(LS16	53 为		-3.2		-2		-0.8	
	ENT	0.5V)			-3.2		-4		-0.8	
Ios 输出短路	Vcc=最大		54	-20	-57	-40	-100	-20	-100	mA
电流	VCC一取入		74	-18	-57	-40	-100	-20	-100	
Ios 输出短路	Vcc=最大, LO	AD先接	54		85				31	mA
los 和山短崎 电流	高电平,再接低电	1平,其余	74		91				31	
电视	输入接入高电平。		/4						31	
Ios 输出 ddp	Vcc=最大,CLK	先接高电	54		91				32	mA
los 和 in ddp 电流	平,再接低电平,	其余输入	74		101		-		32	
HI III	接入低电平。		74						32	
I _{CC} 电源电流	Vcc=最大						160			mA

[1]: 测试条件中的"最小"和"最大"用推荐工作条件中的相应值。

动态特性(T_A=25℃)

	参 数[2]	测试条件	'163		'S163		'LS163		单位
			最小	最大	最小	最大	最小	最大	
fmax		Vcc	25		40		25		MHz
t _{PLH}	CLK→RCO	$=5V,C_L=15Pf,R_L=400$		35		25		35	ns



			 N	TCUL	B		
t_{PHL}		Ω	35	25		35	ns
		('163 为 280Ω,					
t _{PLH}	CLK→任一Q	'LS163 为 2KΩ)	20	15		24	ns
t_{PHL}	(LOAD为H)		23	15		27	ns
t _{PLH}	CLK→任一Q		25	15		24	ns
t_{PHL}	(LOAD为L)		29	15		27	
t_{PLH}	$ENT \rightarrow RCO$	(由 CLK 跳变时测	16	15		14	ns
t_{PHL}		量)	16	15		14	
t_{PHL}	CLR→任一Q	王/	38			28	ns

[2]: fmax 最大时钟频率。t_{PLH}输出由低电平到高电平传输延迟时间 t_{PHL}输出由高电平到低电平传输延迟时间