

54/74165

8 位移位寄存器(并行输入,互补串行输出)

简要说明

54/74165 为 8 位移位寄存器,其主要电特性的典型值如下:

型号	fm	P_{D}
54/74165	26MHz	210mW
54/74LS165A	35MHz	90mW

当移位/置入控制端(SH/L D)为低电平时,并行数据(A—H)被置入寄存器,而时钟(CLK,CLK INH)及串行数据(SER)均无关。当 SH/L D 为高电平时,并行置数功能被禁止。

CLK和CLK INK在功能上是等价的,可以交换使用。当CLK和CLK INK有一个为低电平并且SH/L D 为高电平时,另一个时钟可以输入。当CLK和CLK INK有一个为高电平时,另一个时钟被禁止。只有在CLK为高电平时CLK INK才可变为高电平。

引出端符号

CLK,CLK INH 时钟输入端(上升沿有效)

 A-H
 并行数据输入端


 SER
 串行数据输入端

Q_H 输出端


Q_H 互补输出端

SH/LD 移位控制/置入控制(低电平有效)

逻辑及封装图







极限值

以 [K] E	
电源电压	7V
输入电压	5.5V
SH/L D与CLK INK间电压	5.5V
工作环境温度	
54164	55∼125℃
74164	0∼70℃
储存温度	65°C∼150°C


真值表

INPUTS					INTERNAL			
	CLOCK	CLOCK	K SERIAL PARALLEL OUTPU		OUTPUTS		OUTPUT	
LOAD	INHIBIT	CLOCK	SENIAL	A H	QA QB		σн	
L	X	X	X	a h	8	b	h	
н	L	L.	-x	x	Q _{A0}	Q _{BO}	QHO	
н	L	1	н	×	н	QAn	aGn	
н	L	1	L	×	L	Q_{An}	agn	
н	н	×	×	×	QAO	Q _{BO}	QHO	

H-高电平 L-低电平 X-任意电平 ↑-低到高电平跳变

时序图





推荐工作条件:

			54/74165			
		最小	额定	最大		
电源电压V _{CC}	54	4.5	5	5.5	V	
	74	4.75	5	5.25	-	
输入高电平电压 V _{iH}		2			V	
输入低电平电压V _{iL}				0.8	V	
输出高电平电流I _{OH}			-400	uA		
输出低电平电流IoL			8	mA		
时钟频率 fcp		0		25	MHz	
脉冲宽度Tw	CLK	25			ns	
	$\overline{\operatorname{L}}\overline{\operatorname{D}}$	15			ns	
建立时间 tset	CLK INK	30			ns	
	А-Н	10			ns	
	SER	20			ns	
	SH	45			ns	
保持时间t _H		0			ns	

静态特性(TA 为工作环境温度范围)

· · · · · · ·	7 13 17 E (11 7 7 E (11 7 7 E E (11 7 7 E E E E E E E E E E E E E E E E E						
参数	测 试 条 件[1]	¹ 65		单位			
少		侧风彩件	最小	最大			
V_{II}	x输入嵌位电压	Vcc=最小,V _{IK} =-12mA		-1.5	V		
V _{OH} 输出高电平电压	Vcc = 最小 V_{IH} = 2 V V_{IL} = 0.8 V , I_{OH} =	2.4		V			
v C)H相山同电「电压	-800µA					



V _{OL} 输出低电	平电压	Vcc=最小, V _{IH} =2V, V _{IL} =0.8V, I _{OL} =16mA			0.4	V
I _I 最大输入电	I _I 最大输入电压时输入电流 Vcc=最大 V _I =5.5V			1	mA	
Im输入高	SH/L D				80	μА
电平电流	其余输入				40	
IL输入低	$SH/\overline{L}\overline{D}$	N _ E + N O AN			-3.2	mA
电平电流	其余输入	Vcc=最大,V _{IL} =0.4V		-1.6		
Ios输出短路电流		Vcc=最大	54	-20	-55	mA
		VCC一取八	74	-18	-55	
I _{CC} 电源电流		Vcc=最大CLK和CLK INK接 4.5V,SH/			63	mA
		□ □ D加脉冲,D先接 4.5V后接地				

[1]: 测试条件中的"最小"和"最大"用推荐工作条件中的相应值。

动态特性(T_A=25℃)

	参 数[2]	测试条件	'1	65	单位
			最小	最大	
fmax		$Vcc = 5V, C_L = 15Pf, R_L = 400 \Omega$	24		MHz
t _{PLH}	$\overline{L}\overline{D} \rightarrow Q_H, \overline{Q}_H$			31	ns
t _{PHL}	LD / QH, QH			40	ns
t_{PLH}				24	ns
t _{PHL}	$CLK \rightarrow Q_H, \overline{Q}_H$			31	ns
t_{PLH}	$H \rightarrow Q_H$			17	ns
t_{PHL}				36	
t_{PLH}				27	ns
t _{PHL}	$H \rightarrow \overline{Q}_H$			27	

[2]: fmax 最大时钟频率。 t_{PLH} 输出由低电平到高电平传输延迟时间 t_{PHL} 输出由高电平到低电平传输延迟时间