# Organizarea Calculatoarelor LABORATOR 6 – MIPS PC+ROM

# SCOPUL LUCRĂRII

Se va proiecta procesorul MIPS redus, conform Hennessy și Patterson.

# Chestiuni teoretice

Schema completă a procesorului MIPS redus este prezentată în figura 1




figura 1

La această schemă se va ajunge pe parcursul a 2-3 laboratoare.

### Pasul 1: Crearea proiectului.

Creați proiectul ISE de tip schematic cu numele **mips**. Apoi adăugați la proiect un nou fișier de tip schematic cu numele **mips**. Acest fișier va conține schema bloc a procesorului și se va afla în vârful ierarhiei.

## Pasul 2: Crearea numărătorului de program

Mai întâi se va implementa porțiunea din MIPS corespunzătoare numărătorului de program ca în figura următoare:




FIGURE 5.6 A portion of the datapath used for fetching instructions and incrementing the program counter. The fetched instruction is used by other parts of the datapath.

În figura 5.6 din Hennessy PC este un registru paralel-paralel. Înscrierea se face pe frontul ridicător al semnalului de ceas. Acest semnal se va numi Clk. Pentru a nu supraîncărca desenul, Clk nu mai este figurat, dar în implementarea noastră trebuie să apară. Pentru a implementa PC, procedați după cum urmează:

- 1. Adăugați la proiect un nou fișier sursă de tip VHDL. Acesta se va numi **ProgCnt**.
- 2. Interfața modulului este prezentată în continuare. Pentru a genera automat semnalele de la nivelul entității, urmați indicațiile din laboratorul 5, pasul 2, figura 2.

```
entity ProgCnt is
   Port(
      Clk : in STD_LOGIC;
      New_PC : in STD_LOGIC_VECTOR (31 downto 0);
      PC : out STD_LOGIC_VECTOR (31 downto 0):= x"0000_0000"
);
end ProgCnt;
```

#### Declarația:

```
PC : out STD LOGIC VECTOR (31 downto 0):= x"0000 0000"
```

precizează că PC este un semnal de tip vector cu elemente de tip std\_logic iar valoarea sa inițială este ,0' pentru toate elementele. În VHDL x are rolul lui 0x din C. Valoarea inițială este valoare semnalului după configurarea FPGA. Este foarte important să precizați valoarea inițială!

La nivelul arhitecturii trebuie specificat că PC va memora valoarea lui New\_PC pe frontul ridicător al lui Clk. Deși descrierea unui registru paralel-paralel a fost făcută în cursul de analiză și sinteză a circuitelor digitale, este posibil să nu vă mai aduceți aminte cum. Cei care își aduc aminte, vor proceda conform descrierii din curs. Pentru ceilalți, se va prezenta o metodă mai puțin "ortodoxă".

În laboratorul precedent s-a prezentat declarația VHDL **conditional signal assignment** și s-a spus că este echivalentă cu **if-elsif-else** din C. Această declarație a fost folosită în laboratorul precedent pentru specificarea multiplexoarelor BNB.

La fel ca în C, ramura **else** nu este obligatorie! Dacă lipsește, interpretarea este aceeași ca în C: semnalul trebuie să-și păstreze valoarea. Aceasta este cheia pentru implementarea elementelor de memorie.

#### Dacă scriem:

```
Q <= D when rising_edge(Clk);</pre>
```

generăm un element de memorie de tip bistabil.

Folosiți această idee pentru descrierea registrului paralel-paralel.

Verificați sintaxă!

### Pasul 3: Crearea noi valorii a PC.

Deoarece la MIPS cuvântul instrucțiune are lungimea de 4 octeți, PC va avea valorile 0,4,8.... Aceste valori se obțin prin operația PC <= PC+4. Cu alte cuvinte este nevoie de un sumator. Acesta este prezentat în figura 5.6 Hennessy. Sumatorul nu se va implementa în același fișier cu registrul PC deoarece modul de actualizare a PC este mai complicat (vezi figura 1). Pentru a actualizarea PC, procedați după cum urmează:

- 1. Adăugați la proiect un nou fișier sursă de tip VHDL. Acesta se va numi PC\_Update.
- 2. Interfața modulului este prezentată în continuare. Pentru a genera automat semnalele de la nivelul entității, urmați indicațiile din laboratorul 5, pasul 2, figura 2.

3. La nivelul arhitecturii, specificați valoarea lui New\_PC ca PC+4, salvați și verificați sintaxa.

### Pasul 4: Desenarea celor două blocuri.

- 1. Creați simbolurile pentru cele două module create anterior. Modificați simbolul pentru **PC\_Update** pentru ca acesta să arate ca în figura 2.
- 2. Conectați cele două blocuri. Va trebui să ajungeți la schema din figura 2.




figura 2

Simbolurile **ProgCnt** și **PC\_Update** prezintă terminalele vectoriale **PC(31:0)** și **New\_PC(31:0)**. În general conectarea **directă** a terminalelor vectoriale se face după două reguli:

- a) Terminalele care se conectează trebuie să aibă aceeași dimensiune.
- b) Conectarea se face **de la stânga la dreapta**, indiferent de **direcția** pinilor care se conectează și de **limitele** acestora.

De exemplu dacă se conectează terminalul vectorial **EX1(3:7)** cu **EX2(5:1)** se vor realiza următoarele conexiuni scalare, clasice:

EX1(3)	EX1(4)	EX1(5)	EX1(6)	EX1(7)
<b>‡</b>	<b>‡</b>	<b>1</b>	<b>1</b>	<b>‡</b>
EX2(5)	EX2(4)	EX2(3)	EX2(2)	EX2(1)

Magistrala prin care se face conexiunea va primi un nume implicit în momentul desenării și va avea indecși lui **EX1** sau **EX2**, în funcție de poziția de pe planșa de desenare. Oricum, numele implicit al magistralei poate fi ulterior schimbat. Este obligatoriu însă ca noul nume să specifice un număr de elemente egal cu numărul de elemente al pinilor pe care îi conectează.

De exemplu **EX1** se poate conecta cu **EX2** prin intermediul magistralei **BUSA(0:4)** astfel:

```
EX1(3) EX1(4) EX1(5) EX1(6) EX1(7) \ddagger BUSA(0) \ddagger BUSA(1) \ddagger BUSA(2) \ddagger BUSA(3) \ddagger BUSA(4) EX2(5) EX2(4) EX2(3) EX2(2) EX2(1)
```

sau prin intermediul magistralei **BUSB(9:5)**:

#### Regula de conectare este întotdeauna de la stânga la dreapta!

- 3. Denumiți magistralele ca în figura 2. Vom avea nevoie de aceste nume în simulare
- 4. In figura 2 se observă că sub fiecare modul apare un nume: **U\_PC** pentru **ProgCnt** și **U\_New\_PC** pentru **PC\_Update**. Aceste nume se numesc referințe și sunt necesare pentru a diferenția obiectele de același fel. De exemplu, dacă într-un proiect avem 3 porți AND2, cum putem să referim una dintre ele fără să apară confuzii? Diferențierea se face cu ajutorul unui nume suplimentar. De obicei acest nume începe cu **U** de la **Unit** sau IC de la Integrated Circuit.

La adăugarea unui nou modul în schemă acesta primește automat o referință de tip *XLNX\_no*. Această referință este invizibilă.

Referințele modulelor apar în simulare. Dacă toate referințele ar fi de tip XLNX\_no, ar fi foarte greu de identificat modulele. Din acest motiv referințele se vor modifică. Pentru a modifica referința unui modul faceți clic dreapta pe respectivul modul și din meniul contextual ce va apare alegeți **Object Properties**. Va apare o fereastră de dialog ca în **Error! Reference source not found.** 





figura 3

Schimbați referințele celor două module, faceți-le vizibile și poziționați-le convenabil pe schemă.

## Pasul 5: Adăugarea memoriei de program.

Pentru a adăuga memoria de program vom folosi modelele de generare incluse în ISE. Pentru a accesa aceste modele, apăsați butonul **Language Templates**. Acesta este încercuit cu roșu în figura 4. Dacă acest buton nu este vizibil, activați bara **Language templates** (View → Toolbars).

Apoi selectați **ROM Type Declaration**, ca în figura 5:



Descrierea memoriei ROM ce urmează este făcută după indicațiile din partea dreaptă din figura 5.

Vom genera o memorie cu 32 de locații, fiecare locație având 32 de biți. Astfel memoria va avea organizarea 32x32. În scop didactic 32 de locații sunt suficiente.

Pentru a adresa 32 de locații este nevoie de 5 terminale de adresă. Conținutul locației de la adresa specificată prin intermediul terminalelor de adresă devine disponibilă către alte module prin intermediul a 32 de terminale de date. Cele 5 adrese sunt intrări iar cele 32 de date sunt iesiri.

Pentru adăugarea memoriei de program, procedați după cum urmează:

1. Adăugați la proiect fișierul **ROM32x32** de tip vhdl. Semnalele pentru adresă se vor numi **Addr** iar cele pentru date, **Data**. Entitatea memoriei ROM este prezentată în continuare. Pentru a genera automat semnalele de la nivelul entității, urmați indicațiile din laboratorul 5, pasul 2, figura 2.

```
entity ROM32x32 is
   Port (
      Addr : in STD_LOGIC_VECTOR (4 downto 0);
      Data : out STD_LOGIC_VECTOR (31 downto 0));
end ROM32x32;
```

Adăugați în interfața vizuală semnalele **Addr** și **Data**, astfel încât să obțineți entitatea de mai sus.

2. O memorie în VHDL seamănă cu un vector unidimensional în C. În C pentru a declara un vector de întregi trebuie se scriem:

```
int intvect[8];
```

Nu este nevoie de nici o declarație suplimentară pentru vectori.

În VHDL situația este diferită: orice tip de date diferit de tipurile de bază trebuie declarat cu **type**. **type** este în VHDL echivalentul lui **typedef** din C.

O memorie în VHDL este un vector ale cărui elemente sunt de tip scalar sau vectorial. În cazul memoriei noastre cu organizarea 32x32 este nevoie să declarăm un nou tip de date de tip vector (array) cu 32 de elemente, fiecare element fiind la rândul său un **std\_logic\_vector** cu 32 de elemente. Această declarație de tip este marcată cu 1 în secvență de cod care urmează. Scrieți în fișierul dumneavoastră această declarație.

```
architecture ROM32x32 arch of ROM32x32 is
   type tROM is array (0 to 31) of std_logic_vector(31 downto
   constant ROM : tROM := (
                   --test
                   x"00000001",
                                  --0
                   x"00000002",
                                  --1
                   x"00000004",
                                  --2
                   x"00000008",
                                  --3
                   x"00000010",
                                  --4
                   x"00000020",
                                  --5
                                           2
                   x"00000040",
                                  --6
                   x"000000080",
                                  --7
                   x"00000100",
                                  --8
                   x"00000200",
                                  --9
                   x"00000400",
                                  --10
                                  --11
                   x"40000000",
                                  --30
                   x"800000000"
                                  --31
begin
                                          3
        <= ROM(conv integer(Addr));
   Data
end ROM32x32 arch;
```

figura 6

Declararea unui obiect de tipul **tROM** se face cu:

```
constant ROM: tROM :=(valori_iniţiale);
```

**constant** în VHDL este echivalentul lui **const** din C. Declarația de mai sus generează obiectul constant numit **ROM** de tipul **tROM**. S-a folosit clasa constant deoarece conținutul unei memorii ROM nu se poate modifica.

La fel ca în C, vectorii se pot inițializa la declarare. Pentru început vom inițializa memoria cu un patern ușor de recunoscut în simulare și anume "walking 1". Acest patern se obține dacă fiecare tetradă ia succesiv valorile 1, 2, 4 și 8. Scrieți în fișierul dumneavoastră declarația marcată cu 2 în secvență de cod anterioară. Adăugați liniile lipsă!

La nivelul arhitecturii, după **begin**, este descrisă comportarea obiectului ROM. În cazul citirii orice memorie generează la ieșire conținutul locației selectată de adresă. La modul general ar trebui scris:

```
ieşire=ROM(adresă);
```

În VHDL, în cazul memorie noastre, această declarație ar deveni:

```
Data <= ROM(Addr);</pre>
```

Dar indexul oricărui vector trebuie să fie de tip întreg iar **Addr este de tip vector**. Pentru a transforma Addr din vector în întreg se folosește funcția *conv\_integer*. Această funcție primește ca argument un obiect de tip **std\_logic\_vector** și îl convertește la **întreg**. Elementul cel mai din dreapta al vectorului este considerat LSB iar mai din stânga este MSB. Gama și indecșii vectorului nu au importanță.

Considerați următoarele declarații:

```
signal v1 : std_logic_vector(3 downto 0);
signal v2 : std_logic_vector(4 to 7);
....
v1 <= "1100";
v2 <= "1100";</pre>
```

Deşi gamele şi indecşii minimi şi maximi pentru cei doi vectori diferă, avem:


```
conv_integer(v1) = conv_integer(v2) = 12
```

Aplicând conv\_integer asupra lui Addr, descrierea comportamentului memoriei ROM devine:

```
Data <= ROM( conv_integer(Addr) );</pre>
```

Scrieți în fișierul dumneavoastră declarația marcată cu 3 în secvență de cod anterioară.

- 3. Creați simbolul asociat entității ROM32x32 din fișierul cu același nume.
- 4. Plasați pe schemă memoria ROM32x32 și conectați-o ca în figura următoare:



- 5. Nu uitați să adăugați referința memoriei ROM.
- 5. Salvați și verificați schema.

#### Pasul 6: Multiplexorului rt-rd (marcaj 1 în figura 1).

#### **Chestiuni teoretice**

MIPS este un procesor cu lungime fixă a instrucțiunii. Lungimea instrucțiunii este de 32 de biți. Există 3 moduri de codificare a instrucțiunii. În continuare se vor prezenta modurile **R** și **I**.

Modul **R** este folosit în principal pentru instrucțiunile cu trei registre. Exemplu tipic este:

```
ADD rd, rs, rt
```

Instrucțiunea adună conținutul registrului *rs* cu cel al registrului *rt* și depune rezultatul în registrul *rd*. Instrucțiunea se codifică după cum urmează:

Poziție	31 26	25 21	20 16	15 11	10 6	5 0
Lungime	6	5 5		5	5	6 biţi
	Opcode	rs	rt	rd	Shamt	Function

Codul instrucțiunii se obține din câmpurilor **Opcode** și **Function**. În prima fază instrucțiunile de tip **R** care se vor implementa sunt **ADD**, **SUB**, **AND** și **OR**.

Modul **I** este folosit în principal pentru instrucțiunile care necesită specificarea unei constante imediate. Codificarea I este următoarea:

Poziție	31 26	25 21	20 16	15 0
Lungime	6	5	5	16 biţi
	Opcode	rs	rt	imm16

Instrucțiunile de tip I ce se vor implementa sunt **LW** și **SW**. Ambele instrucțiuni calculează adresa locației de memorie cu care se face transferul cu formula GPR(rs)+SE(imm16). SE înseamnă Sign Extended.

Dacă punem cele două formate unul sub altul obținem:

Table 1

	Poziție	31	26	25 2	1 20	16	15	11		0
R		Opcode		rs		rt	r	d	Shamt	Function
I		Opcode		rs		rt	imm16			

Se observă că în ambele formate câmpurile **Opcode**, **rs** și **rt** rămân neschimbate. Diferența apare la registrul destinație: în cazul formatului R acesta este câmpul **rd** al instrucțiunii iar în cazul formatului I este câmpul **rt**. Semnalul care va selecta registrul destinație este generat de câmpul **rd** pentru instrucțiunile de tip R și de câmpul **rt** pentru instrucțiunile I. Acest semnal va fi generat cu un MUX vectorial cu 2 intrării. Intrările sunt vectori cu 5 elemente.

Creați un MUX2 pentru vectori de 5 elemente, conform indicațiilor din laboratoarele precedente. Fișierul vhd care conține descrierea multiplexorului se va numi **MUX2V5.vhd** iar entitatea asociată este următoarea:

```
entity MUX2V5 is
   port(
        IO : in std_logic_vector(4 downto 0);
        II : in std_logic_vector(4 downto 0);
        Sel : in std_logic;
        Y : out std_logic_vector(4 downto 0)
    );
end MUX2V5;
```

Folosind "**conditional signal assignement**" **adăugați** la nivelul arhitecturii descrierea multiplexorului. Verificați sintaxa și creați simbolul pentru acest multiplexor.

**Adăugați** pe schema MIPS multiplexorul **rt-rd** conform figurii următoare:




figura 7

Dacă este necesar **editați simbolul** multiplexorului pentru ca acesta să **arate** exact ca în figură. Atenție la ordinea intrărilor de date. De sus în jos ordinea este I0 și apoi I1. **Notați** toate conexiunile ca în figura 7.

Verificați schema. Deoarece schema nu este completă, vor apare două avertismente:

#### Start DRC ...

WARNING:DesignEntry:216 - mips.sch Net 'RegDest' is connected to load pins and/or I/O markers, but not connected to any source pin or I/O marker.

WARNING:DesignEntry:221 - mips.sch Bus 'WrReg(4:0)' is connected to source pins and/or I/O markers, but not connected to any load pins or I/O marker.

Totally, 0 error(s) and 2 warning(s) are detected

Dacă apar erori sau mai multe avertismente decât cele două de mai sus, corectați-le. Dacă nu reuşiți, chemați profesorul.

### Pasul 7: Simularea schemei partiale.

Adăugați la proiect un fișier de tip tbw. Deoarece proiectul este de tip secvențial sincron, selectați **Rising Edge** (de obicei este deja selectat) și faceți setările din figura 8. **Selectați simulare de tip Behavioral**, pentru că schema nu este încă sintetizabilă.




figura 8

Este puțin probabil ca un proiect să funcționeze de prima dată. În cazul în care ceva nu funcționează, cum este cazul de cele mai multe ori, este necesar să se examineze comportamentul semnalelor interne definite la nivelul arhitecturii. În mod implicit Modelsim afișează în fereastra Wave doar semnalele de interfață ale modulului din vârful ierarhiei.

În momentul de față schema are o singura intrare, clk, și **nici o ieșire**. În acest caz verificare funcționalității se poate face numai prin examinarea semnalelor interne.

Pentru a vizualiza formele de undă ale semnalelor interne se procedează ca în figura 9:




figura 9

- 1. Dacă nu este deja selectat, se selectează câmpul tab sim
- 2. In fereastra Workspace se selectează instanța uut. În orice proiect Modelsim entitatea din vârful ierarhiei se numește uut Unit Under Test. În acest caz uut este mips.
- 3. Ca urmare a selectării uut, în fereastra Objects se afișează toate semnalele definite atât la nivelul entității cât și la nivelul arhitecturii.
- 4. În fereastra Objects se selectează toate semnale care se doresc afișate în fereastra Wave.
- 5. Se face click dreapta oriunde în zona selectată. Din meniul contextual apărut se poate selecta opțiunea Copy sau opțiunea Add →To Wave → Selected Items.
- 6. Dacă s-a selectat opțiunea Add →To Wave → Selected Items, semnalele selectate se adaugă în fereastra Wave, la sfârșit. Dacă s-a selectat opțiunea Copy, se va afișa fereastra Wave, se va selecta un semnal existent, se va face clic dreapta și din meniul contextual apărut se va selecta opțiunea Paste. Semnalele selectate anterior se vor insera deasupra semnalului existent.

7. După adăugarea semnalelor PC și Instr configurația semnalelor va fi cea din figura 10.





figura 10


- 8. Folosind Drag&drop rearanjați semnalele astfel încât ordinea acestora să fie Clk, PC și Instr.
- 9. Deoarece nu există date disponibile pentru semnale adăugate, apăsați butonul Restart, marcat cu roșu în figura 10 iar apoi rulați o nouă simulare.

Pentru a rula o nouă simulare tastați run 1 us în fereastra principală Modelsim:



## Faceți simularea.

Semnalul PC este un numărător care numără din 4 în 4. La reset starea inițială este 0; apoi, pe frontul ridicător al lui clk, valorile lui pc vor fi 4, 8, c, 10, etc. Numărătorul de program pc este conectat la adresele memoriei de program așa că pe ieșirile de date ale memoriei vor apare în ordine valorile din figura 6. Deoarece patternul înscris în memoria de program este un "walking one", semnalul **instr** va avea alura din figura următoare:



Când considerați că funcționează, chemați profesorul pentru validare!