# Organizarea Calculatoarelor LABORATOR 9 – Implementare MIPS pe placa S3

## SCOPUL LUCRĂRII

Procesorul MIPS se va implementa pe placa S3 și va fi testat cu un program care calculează

$$r = 3a - 2b$$

unde a și b sunt doi operanți de 4 biți ce se vor citi prin intermediul comutatoarelor glisante. Rezultatul r se va afișa prin intermediul celor 4 afișoare cu 7 segmente.

#### Aspecte practice.

Proiectul ISE pentru simulare folosește pentru operațiile de intrare/ieșire 3 locații speciale din memoria de date, detaliate anterior.

#### Reamintiți-vă:

- locația de la adresa x"0000\_0040" este de tipul "Read only" și întotdeauna data citită din această locație are valoarea marcherului I/O (portului) de intrare INW0.
- locația de la adresa x"0000\_0044" este de tipul "Read only" și întotdeauna data citită din această locație are valoarea marcherului I/O (portului) de intrare INW1.
- Locația de la adresa x"0000\_0048" este de tipul "Write only". Data scrisă în această locație va apare în exteriorul sistemului prin intermediul marcherului I/O (portului) de ieșire OUTW0.

Toate cele trei locații, INW0, INW1 și OUTW0, au lățimea de căi de date MIPS, adică 32 de biți.

Pentru implementarea proiectului ar fi nevoie de o placă de dezvoltare cu cel puțin 62 de comutatoare și 32 de LED-uri. Deoarece placa de care dispunem are numai 8 comutatoare, 8 LED-uri și 4 afișoare 7-segmente, vom construi un modul de interfață cu următoarele care face următoarele prelucrări:

- Va genera semnalul **INW0** astfel:
  - biţii **INW0(31:4)** sunt conectaţi la masă. Valoarea lor este întotdeauna ,0' logic.
  - biţii INW0(3:0) sunt conectaţi la comutatoarele SW3 ÷ SW0 de pe placa S3 (vezi documentaţia plăcii S3 disponibilă la <a href="http://www.cs.ucv.ro/~lemeni/Downloads/S3BOARD-rm.pdf#">http://www.cs.ucv.ro/~lemeni/Downloads/S3BOARD-rm.pdf#</a>) sau placa S3.

În concluzie interfață va genera **INW0(31:0)** după cum urmează:

- Va genera semnalul **INW1(31:0)** similar cu modul de generare al lui **INW0**:
  - biții **INW1(31:4)** sunt conectați la masă. Valoarea lor este întotdeauna ,0' logic.
  - biţii INW1(3:0) sunt conectaţi la comutatoarele SW7 ÷ SW4 de pe placa S3.

Interfață va genera **INW0(31:0)** după cum urmează:

• Ieşirea OUTW0 va apare în exteriorul sistemului prin intermediul celor 4 afișoarelor 7 segmente. În funcție de starea pushbutonului BTN0 se va afișa fie jumătatea inferioară, fie jumătatea superioară a acestei locații. Pentru afișarea prin intermediul celor 4 afișoarelor 7 segmente este nevoie de porturile de ieșire AN3, AN2, AN1 și AN0 pentru anozi și de porturile de ieșire a, b, c, d, e, f și g pentru segmente. Modul de conectare al acestor porturi se va detalia în momentul definirii fișierului de constrângeri.

Pentru implementare pe placa S3 modulul de interfață definit mai sus ar trebui adăugat la proiectul MIPS. Interfață se conectează cu MIPS prin semnalele INW0, INW1 și OUTW0 și cu placa S3 prin porturile (markerii IO) comutatoarele SW0,..., SW7, pushbutonul BTN0, anozii AN0,....AN3 și segmentele a, b, ...g. Conectarea ar trebui făcută (NU o faceți!) ca în figura următoare:




figura 1

Implementarea din figura 1 prezintă un dezavantaj fundamental. Deoarece semnalele INW0 și INW1 au primii 28 de biți zero, anumite aspecte funcționale se vor testa foarte greu sau nu se vor mai putea testa de loc. Un astfel de aspect este depășirea în cazul adunării. Cum mai putem testa semnalizarea depășirii dacă cea mai mare valoare atât pentru INW0 cât și pentru INW1 este  $0x0000\_000f$ ? Adunarea INW0+INW1= $0x0000\_000f+0x0000\_000f$  = $0x0000\_001e$  nu produce depășire!

Soluția la problema expusă mai sus se bazează pe un fapt pe care probabil l-ați remarcat și dumneavoastră: un testbench se poate genera pentru orice modul din proiect, nu numai pentru modulul din vârful ierarhiei. Pentru ca să putem testa MIPS cu orice valoare a lui INW0 și INW1, așa cum am procedat în laboratorul precedent, **nu** trebuie să **modificăm** schema **MIPS**.

Implementarea MIPS rămâne ca în laboratorul precedent. **Principial**, la MIPS **se va conecta** modulul de interfața după cum urmează:

- 1. Pentru MIPS așa cum este el implementat acum se creează simbolul corespunzător.
- 2. Se adaugă la proiect o nouă planșe.
- 3. Prin intermediul simbolului creat la punctul 1 vom cupla MIPS cu modulul de interfață. Cuplarea se face pe noua planșă adăugată la punctul 2. Această nouă planșe devine topul proiectului.


În implementarea schiţată anterior MIPS devine un modul şi poate fi simulat ca şi până acum. În plus se face şi conexiunea cu modulul de interfață.

În continuare se va trece la implementare.

#### Pasul 1: Schema sistemului

Pentru cuplarea cu modulul de interfață procedați după cum urmează:

- 1. Deoarece se vor face modificări în ierarhie faceți o copie de siguranță a folderului proiectului MIPS. Deschideți proiectul MIPS și executați Cleanup Project File din meniul Project. Creați o arhivă zip a proiectului MIPS este foarte important!
- 2. Redenumiţi folderul MIPS (folderul ce conţine proiectul) ca MIPS\_Sys. În folderul MIPS\_Sys redenumiţi proiectul MIPS.ise ca MIPS\_Sys.ise. Această operaţie este necesară pentru a nu crea confuzie între proiectul procesorului MIPS şi proiectul sistemului care va conţine procesorul MIPS: arhiva zip va conţine numai procesorul MIPS iar MIPS\_sys va conţine procesorul mips plus interfaţa cu placa S3.
- 3. Deschideți proiectul MIPS\_sys.
- 4. Creați un simbol pentru schema MIPS care se află în momentul de față în vârful ierarhiei.
- 5. Adăugați la proiect un nou fișier de tip schematic cu numele **mips\_sys**. Pe această schemă vom desena sistemul alcătuit din MIPS și din modulul de interfață.
- 6. Extrageți din arhiva lucrări de laborator fișierele care descriu modulul interfață. Copiați fișierele **iface\_s3.vhd** și **iface\_s3.sym** în folderul proiectului (MIPS\_sys).
- 7. Adăugați fișierul **iface\_s3.vhd** la proiect. Pentru aceasta executați **Add Source** în fereastra **Sources**.
- 8. Cuplați MIPS cu modulul de interfață conform figurii următoare:



Pinii modulului de interfața se împart în două categorii : pini pentru conectarea cu MIPS și pini pentru conectarea cu placa S3.

Pinii pentru conectarea cu MIPS sunt INW0, INW1 și OUTW0. Acești pini se conectează cu pinii cu același nume ai modulului MIPS. Magistralele prin care se realizează aceste conexiuni primesc numele pinilor pe care îi conectează. De exemplu, magistrala care conectează INW0 MIPS cu INW0 interfață se va numi INW0.

Ceilalți pini ai modulului interfață sunt destinați conectării cu placa S3. Marcherii IO care se conectează la acești pini primesc numele pinului la care se conectează. Astfel:

- pinii SWA(3:0) se vor conecta prin intermediul marcherului SWA(3:0) la comutatoarele glisante SW(3:0). Comutatoarele SW(3:0) se folosesc la generarea lui INW0.
- pinii SWB(3:0) se vor conecta prin intermediul marcherului SWB(3:0) la comutatoarele glisante SW(7:4). Comutatoarele SW(7:4) se folosesc la generarea lui INW1.
- Pinii AN(3:0), a, b, c,.., g se folosesc pentru conectarea cu afișajul multiplexat. Nu trebuie să știți cum funcționează afișare. Este suficient să faceți conexiunile ca în figura
   Veți învăță modul de funcționare al afișorului în semestrul următor.

Verificați noua schemă. Sintetizați. Dacă aveți erori, corectați-le. Dacă ați încercat și nu ați reușit, chemați profesorul!

#### Pasul 2: Crearea programului de test pentru implementare.

Scrieți un program în asamblare MIPS care să execute operația 3**a**-2**b**. Acesta se va numi **test3a2b.asm** și se va memora în directorul **asm**.

Operandul **a** se citește prin intermediul comutatoarelor **SWA(3:0)** iar operandul **b** prin intermediul comutatoarelor **SWB(3:0)**. Valoarea calculată se va scrie în locația **OUTW0** pentru a putea fi afișată pe cele 4 afișoare cu 7 segmente.

Plecând de la un fișier ROM32x32 deja existent, creați fișierul **ROM32x32\_3a2b.vhd** pentru a insera codul asamblat cu MARS. Procedați asemănător creării fișierului **ROM32x32\_test1.vhd** din laboratorul precedent (la pasul 1).

#### Indicații pentru a nu avea probleme în simulare:

- 1. Prima instrucțiune din program trebuie să fie o instrucțiune fără efect, ca de exemplu ADD \$0, \$0, \$0. Această instrucțiune dummy este necesară pentru că de multe ori setarea valorilor INW0 și INW1 în testbench nu se face suficient de devreme înainte de primul front ridicător al ceasului. Dacă prima instrucțiune este *lw* aceasta poate citi valoarea xxxx\_xxxx în loc de valoarea setată.
- 2. Testbench-ul pentru sistem se va numi **tb\_sys** pentru a-l deosebi de testbench-ul pentru MIPS (creat în laboratorul precedent). Creați **tb\_sys** inspirându-vă din indicațiile de la pasul 3 din laboratorul precedent. **Asociați** testbenchul **tb sys** cu modulul **mips sys**.
- 3. Valoarea calculată **nu se poate vizualiza** prin intermediul porturilor **AN** și a segmentelor **a**, **b**, ..., **g**. Pentru a vizualiza valoarea calculată adăugați la fereastra Wave semnalul OUTWO. Acest este disponibil la nivelul uut.

Faceți simulare Behavioral. În momentul în care funcționează, chemați profesorul pentru validare.

Dacă ați ajuns aici aveți nota 5.

#### Pasul 3: Crearea fișierul de constrângeri


Creați fișierul de constrângeri conform tabelului următor:

Top IO Marcher	Resursă S3	Pin FPGA	Top IO Marcher	Resursă S3	Pin FPGA	Top IO Marcher	Resursă S3	Pin FPGA
		1107			1107	Waterier	_	1107
SWA(0)	SW0		AN(0)	AN0		a	Α	
SWA(1)	SW1		AN(1)	AN1	:	b	В	
SWA(2)	SW2		AN(2)	AN2		С	С	
SWA(3)	SW3		AN(3)	AN3		d	D	
SWB(0)	SW4					е	Е	
SWB(1)	SW5				:	f	F	
SWB(2)	SW6				:	g	G	
SWB(3)	SW7							
BTN0	BTN0							
CLK	50 MHz	T9						

După ce ați specificat alocarea pinilor salvați și închideți PACE.

Constrângerile din tabelul de mai sus sunt de tip **LOCATE** și specifică modul de conectare al marcherilor I/O ai modulul top la pinii FPGA. Există însă și un al doilea tip de constrângeri, și anume **constrângerile de timp**.

Proiectul MIPS folosește ca semnal de ceas semnalul CLK care se conectează prin intermediul **pinului T9** la un oscilator extern cu frecvența de 50MHz. Software-ul ISE trebui să știe această valoare și să facă implementarea astfel încât proiectul să poată funcționa la frecvența de 50 MHz sau mai mult.



Pentru a specifică perioada ceasului, selectați "Create Timing Constraints", ca în figura 3. Va apare fereastra aferentă editorului de **constrângeri de tim**p. Selectați câmpul tab **Global**. Deoarece ceasul extern are frecvența de 50MHz, vom specifica o perioada de 20 ns. În câmpul **Period** se va introduce 20 iar apoi se va apăsa ENTER, fără să se specifica ns. Trebuie să obțineți situația din figura 4.

Salvați și închideți editorul de constrângeri!

### Pasul 4: Implementarea, generarea fişierului .bit şi testarea pe placa S3.

**ATENTIE:** Înainte de implementare trebuie schimbată o opțiune implicită a procesului de sinteză. Pentru aceasta, în fereastra **Processes** faceți clic dreapta pe **Synthesize** și în meniul contextual ce va apare selectați **Properties...**. Va apare fereastra din figura următoare:




figura 5

În categoria HDL Option debifați căsuța de validare ROM Extraction, ca în figura 5.

Se va face implementarea și se va verifica dacă a fost îndeplinită constrângerea de timp aspra perioadei semnalului Clk. Pentru aceasta se vizualizează raportul de plasare și rutare (**Place and Route Report**). Căutați în raport constrângerea asupra lui CLK.




figura 6

În coloana **Best Case Achievable** trebuie să obțineți **o valoare mai mică** de 20 ns. În acest caz se spune a fost îndeplinită constrângerea de timp asupra lui Clk.

În cazul în care constrângerea asupra lui CLK nu este îndeplinită, o soluție posibilă este creșterea efortului de rutare. Pentru aceasta, în fereastra **Processes** faceți clic dreapta pe **Place & Route** și în meniul contextual ce va apare selectați **Properties...**. Va apare fereastra din figura următoare:




figura 7

Setați efortul de plasare și rutare pe High ca în figură și implementați încă o dată.

Dacă nici acum nu este îndeplinită constrângerea asupra lui CLK, chemați profesorul!

Generați fișierul de programare .bit. Nu uitați că ceasul de programare este JTAG CLK.

Trimiteți-l în placa S3 fișierul .bit

Verificați dacă funcționează pentru diferiți operanzi.

Dacă vi se pare că funcționează, chemați profesorul pentru validare. Profesorul vă va cere să testați cu diferite valori pentru a și b.

În funcție de procentajul de realizarea a pașilor 3 și 4 veți fi notați cu note între 5 și 10.