

Organizarea Calculatoarelor

LABORATOR 5 – Implementarea și simularea unui sumator/scăzător pe 4 biți în VHDL


SCOPUL LUCRĂRII

Sumator/scăzătorul din laboratorul precedent se va descrie folosind limbajul VHDL iar apoi se va simula.

Chestiuni teoretice

Metodologia de proiectare bazată pe scheme prezintă un mare inconvenient: **se pierde foarte mult timp cu desenarea**. Chiar dacă sumator/scăzătorul din laboratorul anterior efectua operații numai pe patru biți, desenarea lui a durat 1 oră. Imaginați-va cum ar fi să-l desenați pe 32 de biți! Cum ar fi să proiectăm un întreg procesor cu scheme?

Specificarea funcționalității s-ar face mult mai repede dacă, de exemplu, în loc de a desena o poarta AND:



Evident **Y <= A and B;** se scrie mult mai repede decât se desenează.

În limbajele de descriere hardware (HDL) firele prin care se conectează elementele logice de prelucrare sunt obiecte din clasa **wire** în Verilog sau **signal** în VHDL. În continuare vom folosi limbajul VHDL.

Informația vehiculată prin intermediul semnalelor poate fi de mai multe feluri. În continuare se va folosi numai tipul **std_logic**. **Acest tip de date este o enumerare alcătuită din 9 caractere**. Cele 9 caractere surprind toate situațiile care pot apare în proiectarea logică. Trei dintre aceste simboluri sunt: ,1' pentru unu logic, ,0' pentru zero logic și ,Z' pentru tristate.

Așa cum s-a văzut în laboratorul precedent, pentru a simplifica schema mai multe conexiuni se pot specifica prin intermediul elementelor de tip vectorial, ca de exemplu magistrala. Elementele de tip vectorial sunt tot semnale dar tipul lor este **std_logic_vector**. Dimensiunea vectorului se specifică în paranteze, imediat după cu cuvântul cheie **std_logic_vector**.

În limbajul C atunci când se definește un vector în declarație se specifică lungime vectorului. Componentele vectorului sunt definite automat: indicele cel mai mic este zero iar cel mai mare este lungimea minus 1. De exemplu:

```
char my_string[4];
```

definește un vector de caractere cu 4 elemente, primul fiind `my_string[0]` iar ultimul `my_string[3]`.

În VHDL se specifică elementul cel mai din stânga și elementul cel mai din dreapta. Există două posibilități: indexul elementului cel mai din stânga este mai mic sau egal cu indexul elementului cel mai din dreapta sau invers. De exemplu:

```
signal my_vect      : std_logic_vector(1 to 4);
```

definește un vector cu 4 elemente. De la stânga la dreapta acestea sunt *my_vect*(1), *my_vect*(2), *my_vect*(3) și *my_vect*(4).

Prin declarația:

```
signal your_vect    : std_logic_vector(7 downto 5);
```

definește un vector cu 3 elemente. De la stânga la dreapta acestea sunt *your_vect*(7), *your_vect*(6) și *your_vect*(5).

Spre deosebire de limbajul C limitele vectorului nu sunt predefinite și în plus apare noțiunea de gamă: (1 **to** 4) este o gamă crescătoare iar (7 **downto** 5) este o gamă descrescătoare.

Indicii vectorilor de tip **std_logic_vector** sunt obligatoriu numere naturale.

Alte elementele ale limbajului VHDL vor fi reamintite pe măsură ce se va implementa proiectul, prin analogie cu reprezentarea de tip schematic.

Desfășurarea lucrării

Pasul 1: Crearea proiectului.

Se face conform metodologiei prezentate în primul laborator. Deși vom lucra mai mult în VHDL, proiectul va fi tot de tip **schematic**. Proiectul se va numi **AddSub4V**.

Pasul 2: Crearea fișierului VHDL în care se va descrie sumator/scăzătorul pe 4 biți.

În figura 1 este prezentată schema sumator-scăzătorului pe 4 biți desenată în laboratorul precedent.

NU DESENATI ACEASTA SCHEMA, ATI FACUT-O DEJA!




figura 1

În VHDL atât simbolul cât și funcționalitatea sunt descrise într-un singur fișier. Descrierea simbolului se face prin intermediul unui element al limbajului numit **entity** iar funcționalitatea printr-un alt element numit **architecture**. Mediul ISE construiește automat scheletul fișierului VHD, schelet ce conține entitatea și arhitectura.

Mai mult, prin intermediul unei ferestre de dialog se pot specifica complet elementele VHDL echivalente cu porturile (I/O Marker în Xilinx) din schemă. Pentru sumator/scăzător acestea sunt: **A(3:0)**, **B(3:0)**, **S1A0** și **R(3:0)**. Vezi marcajele cu roșu din figura 1. Pentru moment ieșirea **Co** nu se va mai implementa deoarece necesită cunoștințe suplimentare de VHDL.

Adăugați la proiect un nou fișier. Numele acestui fișier este **as4v** iar tipul său este **VHDL Module**. Ca urmare va apare o fereastră de dialog ce permite specificarea semnalelor prin care as4v se va conecta cu ale simboluri. Informațiile despre porturile (marcherii IO) **A(3:0)**, **B(3:0)**, **S1A0** și **R(3:0)** se introduc în această fereastră. În urma acestei operații se obține situația din figura 2.




figura 2

După ce apăsați **Next** și apoi **OK**, ISE va genera automat fișierul **as4v.vhd** și îl va adăuga la proiect. O parte din acest fișier este prezentată în figura 3:

```

20 library IEEE;
21 use IEEE.STD_LOGIC_1164.ALL;
22 use IEEE.STD_LOGIC_ARITH.ALL;
23 use IEEE.STD_LOGIC_UNSIGNED.ALL;
24
25 ---- Uncomment the following library declaration if instantiating
26 ---- any Xilinx primitives in this code.
27 --library UNISIM;
28 --use UNISIM.VComponents.all;
29
30 entity as4v is
31     Port (
32         A      : in  STD_LOGIC_VECTOR (3 downto 0);
33         B      : in  STD_LOGIC_VECTOR (3 downto 0);
34         S1A0   : in  STD_LOGIC;
35         R      : out STD_LOGIC_VECTOR (3 downto 0)
36     );
37 end as4v;
38
39 architecture Behavioral of as4v is
40
41 begin
42
43
44 end Behavioral;

```

figura 3

Atenție: nu veți obține exact aspectul din figura 3. Elementele definite la nivelul entității au fost indentate manual pentru a fi identificate mai ușor..

Aceste elemente sunt ușor de interpretat. Entitatea este definită cu prin cuvintele:

```

entity nume_entitate is
.....
end [nume_entitate] ;

```

nume_entitate după **end** este opțional.

Pinii (terminalele) entității se definesc în interiorul structurii **port**:

```
port(  
    port_1;  
    port_2;  
    ....  
    port_n-1;  
    Port_n  
);
```

Un port se definește astfel:

```
Nume_port : in | out | inout tip_port;
```

Simbolul „|” înseamnă „sau”, în descrierea BNF.

În fișierul din figura 3 semnalele **A(3:0)**, **B(3:0)** și **S1A0** sunt semnale de interfață; direcția lor este **in** iar tipul este **std_logic_vector** cu 4 elemente, gamă descrescătoare. Semnalul **R(3:0)** este ultimul semnal de interfață. Direcția sa este **out** iar tipul sau este **std_logic_vector** cu 4 elemente, gamă descrescătoare.

De remarcat că după ultima declarație de port nu se pune punct și virgulă. De asemenea în declarația semnalelor de interfață nu apare cuvântul cheie **signal**. Deoarece interfațarea modulelor nu se poate face decât prin semnale, **signal** ar fi în acest caz redundant.

Pasul 3: Descrierea celor 4 inversoarelor

După ce se definește modul de interfațare al modulului se trece la specificarea funcționalității acestuia. Această operație se face la nivelul arhitecturii, după cuvântul cheie **begin**. Mai întâi vom descrie cele 4 inversoare. În figura 4 sunt prezentate detaliat cele 4 inversoare din figura 1.




figura 4

În cazul celor patru inversoare ar trebuie să scriem în VHDL:

```
NB(0) <= not B(0);  
NB(1) <= not B(1);  
NB(2) <= not B(2);  
NB(3) <= not B(3);
```

Deși este mai ușor decât să desenăm 4 inversoare, operația de specificare devine consumatoare de timp pentru 32 de inversoare. Din fericire această problemă s-a rezolvat de mult cu ajutorul ciclului **for**.

În C am scrie:

```
for(k=0; k<4; k++){  
    NB(k) = ~ B(k);  
}
```

Partea frumoasă este că în VHDL nici măcar acest ciclu nu este necesar. Limbajul **VHDL este un limbaj vectorial**, adică admite operanzi de tip vector. Dacă scriem:

```
NB <= not B;
```

înseamnă că se generează porți **not** pentru fiecare element al vectorului **B**, de la stânga la dreapta. Se observă că specificarea operației nu depinde de lungimea vectorilor: 4 inversoare se vor specifica cu același efort ca 32 de inversoare!

Atenție! NB <= not B; nu este o instrucțiune. Este o declarație! Efectul ei constă în generarea a 4 inversoare. Declarația NB <= not B; are același efect ca desenarea celor 4 inversoare.

Declarațiile VHDL generează componente hardware !

Semnalul **NB** este un semnal intern. **Un semnal intern** este ieșirea unui bloc logic intern și intrare altui bloc intern. Adică un semnal intern apare o singură dată în partea dreapta a unei declarații și o dată sau de mai multe ori în partea stângă. Declarația de semnal intern are următoarea sintaxă:

```
signal nume_semnal : tip_semnal;
```

Declarați semnalul NB iar apoi scrieți NB <= not B; după **begin** și salvați. Trebuie să obțineți următorul cod:

```
architecture Behavioral of as4v is
    signal NB : std_logic_vector(3 downto 0);
begin
    NB <= not B;
end Behavioral;
```

Apoi în fereastra **Sources** selectați acest fișier iar din fereastra **Processes** executați procesul **Check Syntax**. Dacă apar erori pe care nu le puteți rezolva chemați profesorul!

Elemente ale limbajului VHDL (Nu săriți această secțiune) – Operatorii logici. În VHDL există următorii operatori logici:

and or not nand nor xor xnor

Acești operatori acționează atât asupra semnalelor scalare cât și asupra celor vectoriale (magistrale). Operatorul **not**, fiind un operator unar are prioritatea cea mai mare. Pentru ceilalți operatori **nu este definită prioritatea**. Din acest motiv este nevoie de paranteze! De exemplu, declarația:

```
Y<= A and B or C and D; --error
```

va genera o eroare.

Aceasta trebuie scrisă ca:

```
Y<= (A and B) or (C and D); --OK
```

Si declarația:

```
Y<= A nand B nand C; --error
```

este greșită trebuie rescrisă ca:

```
Y<= (A nand B) nand C;
      sau ca
Y<= A nand (B nand C);
```

Se poate renunța la paranteze dacă în expresia booleană intervin numai operatori de același fel și în plus respectivul operator este asociativ (and, or, xor). De exemplu declarația:

```
Y<= A and B and C; --OK
```

este corectă.

În cazul în care expresia logică se folosește pentru asignarea unui vector, calculul se face **de la stânga la dreapta**, element cu element, indiferent de tipul gamei și de valorile indecșilor stânga și dreapta. Evident toți vectorii trebuie să aibă aceeași dimensiune. De exemplu:

```
signal v1      : std_logic_vector(1 to 4);  
signal v2      : std_logic_vector(6 downto 3);  
signal rez     : std_logic_vector(3 downto 0);
```

.....

```
rez <= v1 and v2;
```

Se execută element cu element, de la stânga la dreapta astfel:

v1(1)	v1(2)	v1(3)	v1(4)
and	and	and	and
v2(6)	v2(5)	v2(4)	v2(3)
↓	↓	↓	↓
rez(3)	rez(2)	rez(1)	rez(0)

Pasul 4: Descrierea cele 4 MUX2.

În figura 5 sunt prezentate detaliat cele 4 MUX2 și așa cum au fost definite în figura 1




figura 5

Pentru a specifica cele patru MUX2 se va folosi **Conditional signal assignment** (nu știu cum se traduce). Această declarație este asemănătoare cu construcția **if-elseif-elseif-else** din C. Spre deosebire de C, pe toate ramurile din partea stângă a asignărilor se află același obiect:

Sintaxa Conditional signal assignment:

```
target_signal <= expression1 when bcond1 else  
                  expression2 when bcond2 else  
                  .....  
                  expressionN when bcondN else  
                  expressionN+1;
```

- *Target_signal* poate fi scalar sau vector.
- *Target_signal* se calculează conform *expression1* dacă expresia booleană *bcond1* este adevărată. Altfel se evaluează următoarea condiție, *bcond2*, și dacă aceasta este adevărată *Target_signal* se calculează conform *expression2*. Dacă nici aceasta nu este adevărată se trece la *bcond3*, ș.a m.d.
- Dacă nici o condiție nu este adevărată *Target_signal* se calculează conform *expressionN+1*.
- Condițiile se pot suprapune.

Expresiile booleene de mai sus se construiesc după aceleași reguli ca în C. După cum s-a văzut în cazul operatorilor logici, notația operatorilor în VHDL diferă de notația folosită în C. Pentru a construi expresii care se evaluează la adevărat sau fals la fel ca în C sunt necesari operatorii logici. Pe lângă =, >, <, pentru care semnificație este evidentă, în VHDL mai avem /= pentru diferit, <= pentru mai mic sau egal și >= pentru mai mare sau egal. La fel ca în C, **prioritatea operatorilor relaționali este mai mare decât a celor logici.**

Compararea obiectelor scalare de tip **std_logic** este simplă: deoarece ,1' este mai mare ca ,0'. Pentru vectori regulile sunt mai complicate. Pentru a nu lungi prezentarea, în această fază ne vom mulțumi să comparăm **std_logic vectori** de **aceeași lungime**. Comparația se face de la stânga la dreapta, element cu element, indiferent de gama și de limitele vectorilor. Dacă va fi necesar se va reveni!

Pentru a genera cele 4 multiplexoare ar trebui scris:

```
BNB(0) <= B(0) when S1A0 = '0' else NB(0);
BNB(1) <= B(1) when S1A0 = '0' else NB(1);
BNB(2) <= B(2) when S1A0 = '0' else NB(2);
BNB(3) <= B(3) when S1A0 = '0' else NB(3);
```

Deoarece VHDL este un limbaj vectorial, în loc de cele 4 declarații de mai sus se poate scrie una singură:

```
BNB <= B when S1A0 = '0' else NB;
```

Declarați semnalul BNB și scrieți această declarație în interiorul arhitecturii, salvați și apoi verificați sintaxa. Dacă apar erori pe care nu le puteți rezolva chemați profesorul!

Pasul 5: Descrierea sumatorului pe 4 biți.

În figura 6 este prezentat sumatorul pe 4 biți din figura 1 așa cum a fost desenat în laboratorul 3:




figura 6

Deoarece sumatorul pe patru biți este alcătuit din patru sumatoare pe un bit (sum 1g) iar sumatorul de un bit se specifică prin intermediul a două asigări de semnal, pentru a genera cele 4 sumatoare **ar trebui** scris:

NU SCRITI ACEST COD!

```
S(0)  <=  A(0) xor B(0)  xor Cin;
Cy(0) <= ( A(0) and B(0) ) or ( A(0) and Cin )  or ( B(0) and Cin );

S(1)  <=  A(1) xor B(1)  xor Cy(0);
Cy(1) <= ( A(1) and B(1) ) or ( A(1) and Cy(0) ) or ( B(1) and Cy(0) );

S(2)  <=  A(2) xor B(2)  xor Cy(1);
Cy(2) <= ( A(2) and B(2) ) or ( A(2) and Cy(1) ) or ( B(2) and Cy(1) );

S(3)  <=  A(3) xor B(3) xor Cy(2);
```

Evident, același dezavantaj ca la not4. Dacă am trece la 32 de biți ar trebui scrise 64 de declarații. Soluția vectorială nu funcționează în acest caz deoarece vectorul **Cy** nu se calculează din elemente cu același indice. Ar mai rămâne soluția cu ciclu for. Această soluție a fost aplicată pentru **supraîncărcarea** operatorului +, după cum urmează:

NU SCRITI ACEST COD!

```
...
    carry := '0';
    BV    := B;
    for i in 0 to A'left loop
        sum(i) := A(i) xor BV(i) xor carry;

        carry := (A(i) and BV(i)) or (A(i) and carry) or (carry and BV(i));
    end loop;
...
```

Supraîncărcarea este făcut într-un fișier care se include, la fel ca în C. În VHDL includerea se face cu directiva „use”:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
```

Aceste fișiere sunt incluse automat atunci când se creează o nouă sursă de tip VHDL.

Supraîncărcarea este făcută în fișierul STD_LOGIC_ARITH. Funcția care face supraîncărcarea consideră MSB bitul cel mai din stânga și LSB bitul cel mai din dreapta, pentru ca adunarea să fie cât mai apropiată de modul uman de a aduna. Tipul gamei și limitele vectorilor nu contează.

De asemenea, supraîncărcarea permite să adunăm și vectori care nu au aceeași lungime. Mai mult, se permite adunarea unui vector cu un scalar de tip **std_logic** sau cu un semnal de tip **integer**. Dacă se adună doi vectori de lungimi diferite, cel mai scurt se extinde astfel încât ambii vectori să aibă aceeași lungime. Totuși este obligatoriu ca vectorul din partea stângă a operatorului de asignare să aibă lungimea celui mai lung vector din partea dreaptă.

Supraîncărcarea operatorului „+” permite să generăm hardware-ul necesar adunare scriind doar:

```
R  <= A + BNB + S1A0;
```

Scrieți declarația de mai sus în interiorul arhitecturii, salvați și apoi verificați sintaxa. Dacă apar erori pe care nu le puteți rezolva chemați profesorul!

Pasul 6: Crearea schemei sumator/scăzătorului pe 4 biți.

Se adaugă la proiect un nou fișier sursă de tip schematic ce va referi descrierea VHDL a sumator/scăzătorului pe 4 biți prin intermediul unui simbol. Acest fișier este situat în vârful ierarhiei și se va numi **top** sau **root** sau altfel, după preferință. Se creează **simbolul** pentru descrierea sumator/scăzătorului din fișierul **as4.vhd**. Pentru a crea un simbolul asociat unui fișier selectați respectivul fișier în fereastra **Sources** iar în fereastra **Processes** expandați **Design Utilities** și lansați procesul **Create Schematic Symbol**. Apoi desenați schema din figura 7. Verificați schema și faceți implementarea.




figura 7




figura 8

Descrierile hardware VHDL sunt echivalente cu schemele. Acest fapt se poate verifica dacă se lansează procesul View RTL Schematic. În fereastra **Sources** selectați fișierul **top.sch** iar în fereastra **Processes** expandați **Synthesize**. În final lansați procesul **View RTL Schematic**, ca în figura 8. Va apare fereastra din figura 9. În figura se observă simbolul asociat lui top.sch:




figura 9

Pentru a ajunge la schema generată pentru descrierea VHDL a sumator/scăzătorului din fișierul as4v.vhd folosiți butoanele de navigare în ierarhie **Push** și **Pop** marcate cu roșu în figura 9.

Pentru a **vedea** ce este în interiorul unui simbol **selectați** respectivul simbol și apăsați **Push**. După ce apăsați **Push** de două ori ar trebui să ajungeți la o schemă foarte asemănătoare cu schema/sumator scăzătorului din laboratorul precedent. **La pasul următor vi se va cere să prezentați această schemă.**

Pasul 7: Simularea sumator/scăzătorului pe 4 biți.

Operație (0→+, 1→-)	A(3:0)	B(3:0)
+	+5	+2
+	-5	+2
+	+5	-2
+	-5	-2
-	+5	+2
-	-5	+2
-	+5	-2
-	-5	-2

Adăugați la proiect o nouă sursă de tip **Test Bench Vaweform**, cu numele **tbw** (sau altul, dacă acesta nu vă place), conform procedurii descrise în laboratorul 3 și 4. În fereastra de dialog **Initial Timing...** ce apare în procesul de definire a stimulilor nu uitați să selectați opțiunea **Combinatorial** (dacă aceasta nu este deja selectată).

Procedați ca în laboratoarele precedente.

Verificarea se va face pentru 8 valori de intrare, conform tabelului alăturat.

Introduceți aceste valori în editorul de stimuli și faceți simularea. Trebuie să obțineți aceleași rezultate ca în laboratorul 4.

Dacă funcționează corect și în plus puteți prezenta schema RTL de la pasul 6, chemați profesorul pentru validare. Dacă ați ajuns aici aveți nota 5.

Pasul 8: Două întrebări (opțional).

Analizați schema din figura următoare:




figura 10

Comparați-o cu schema din figura 1.

Prima întrebare: Sunt cele două scheme echivalente din punct de vedere funcțional?

Dacă parcurgem schema din figura 1 de sus în jos mai întâi întâlnim cele 4 inversoare care calculează inversul lui **B**. Descrierea în VHDL a celor 4 inversoare este:

```
NB  <= not B;
```

Sub inversoare se află cele 4 multiplexoare care generează la ieșire pe **B** sau pe not **B** în funcție de S1A0. Descrierea în VHDL a celor 4 multiplexoare este:

```
BNB <= B when S1A0 = '0' else NB;
```

În partea de jos a schemei este sumatorul a cărui descriere în VHDL este:

```
R   <= A + BNB + S1A0;
```

În fișierul as4v.vdh descrierea sumator/scăzătorului s-a făcut în ordinea prezentată mai sus.

Vom aplica aceeași procedură pentru schema din figura 10. Dacă parcurgem această schema tot de sus în jos rezultă următoarea descriere VHDL:

```
R       <= A + BNB + S1A0;
BNB     <= B when S1A0 = '0' else NB;
NB      <= not B;
```

A doua întrebare: Dacă inversăm ordinea declarațiilor va mai funcționa corect sumator/scăzătorul?

Descrieți sumator/scăzătorul în ordine inversă, simulați și aflați răspunsul. **Justificați!**

Veți obține între 0 și 2 puncte. NU chemați profesorul.

Pasul 9: Doar două declarații VHDL.

Sumator/scăzătorul a fost descris prin intermediul a trei declarații. Descrierea se poate face doar cu două declarații. Încercați și verificați că funcționează corect prin simulare.

Dacă funcționează aveți între 0 și 3 puncte.

Chemăți profesorul pentru evaluarea la punctele 8 și 9.