

Organizarea Calculatoarelor

LABORATOR 3 – Implementarea și simularea unui sumator pe 4 biți

SCOPUL LUCRĂRII

Pe baza sumatorului elementar proiectat în laboratorul precedent se cere construirea unui sumator cu operanzi reprezentați pe 4 biți. Sumatorul se va simula și apoi se va implementa folosind placa de dezvoltare S3.

Pentru a putea aduna numere reprezentate pe n biți, sumatoarele pe un bit se conectează în cascadă, ca în figura următoare:




figura 1

În esență un astfel de sumator adună biții asemănător cu modul uman de a face adunarea, cu observația că oamenii execută adunarea bit cu bit în **timp**, pe când sumatorul de mai sus face această operație în **spațiu**.

Această soluție trebuie implementată folosind ISE. Cea mai la îndemână soluție, bazată pe nivelul dumneavoastră actual de cunoștințe referitor la implementarea de tip schemă, ar fi desenarea sumatorului elementar de n ori urmată de conectarea lui Cout de la rangul i la Cin al rangului $i+1$. În figura următoare este prezentată această soluție pentru $n=8$.




figura 2

Se observă că implementarea acestei soluții duce la o schemă de mari dimensiuni. Imaginați-vă cum ar arăta schema unui sumator pe 32 de biți! Dacă schema sumatorului pe 32 de biți este foarte mare cum ar arăta schema unui procesor?

Mărimea enormă a unei astfel de scheme impune o organizare ierarhică a proiectului asemănătoare cu organizarea proiectelor software. De exemplu, în C, întotdeauna va exista o funcție *main* din care vom apela funcții, care la rândul lor vor apela alte funcții ș.a.m.d. Modelul bazat pe apelul de funcții nu este cea mai bună analogie deoarece pentru o funcție există un singur cod mașină. Acest cod este executat indiferent de apel. Diferența între două apeluri constă din locul de unde se face apelul și eventual parametrii apelului. În C însă, în afară de apelul de funcție, mai există și apeluri macro. De fiecare dată când se face un apel macro se generează codul macro-ului. Astfel, dacă un macro este apelat de 10 ori, codul din respectivul macro se generează de 10 ori. În cazul schemelor hardware situația este asemănătoare cu apelul macro.

În acest laborator se va prezenta **organizarea ierarhică** a proiectelor de tip schematic bazată pe module și se va introduce noțiunea de **magistrală**.

Desfășurarea lucrării

Pasul 1: Crearea proiectului.

Se face conform metodologiei prezentate în primul laborator. Proiectul se va numi **as4**. **Alegeți același FPGA ca în laboratorul 1!** Numele as4 vine de la adunare-scădere pe 4 biți. În acest laborator se va implementa sumatorul urmând ca în laboratorul următor se va adăuga hardware-ul pentru scădere.

Pasul 2: Adăugarea sumatorului pe 1 bit.

Sumatorul elementar se va comporta ca un macro, adică va fi „apelat” de 4 ori în schema sumatorului pe 4 biți. „**Apelat**” este un termen folosit la software. În proiectele hardware termenul folosit este „**instanțiat**”. În continuare vom adopta strategia de proiectare de jos în sus. Mai întâi vom desena sumatorul elementar, apoi vom conecta în cascadă 4 sumatoare elementare pentru a construi un sumator pe 4 biți și în final sumatorul pe 4 biți va fi folosit pentru a proiecta un sumator/scăzător (evident pe 4 biți).

Mai întâi ar trebui desenat sumatorul elementar. Deoarece această operație a fost făcută în laboratorul precedent vom folosi schema **sum1g.sch**, care deja există. Se poate copia acest fișier din folderul proiectului sum1g în folderul acestui proiect și apoi se poate adăuga cu Add source... Operația de copiere manuală se poate evita prin folosirea opțiunii Add Copy of Source... Pentru această faceți clic dreapta în fereastra Sources și din meniul contextual ce va apărea alegeți **Add Copy of Source...**, ca în figura 3.




figura 3




figura 4

Ca urmare va apare fereastra **Add Copies of Existing Sources**. Navigați până la folderul în care se află sum1g.sch, selectați-l și apoi apăsați **Open**, ca în figura 4.

Apoi va apare o **fereastră de confirmare**. Apăsați OK și treceți mai departe.

Se adaugă la proiect un nou fișier de tip schematic cu numele **sum4.sch**. Acesta va fi folosit pentru desenarea sumatorului pe 4 biți, bazat pe 4 sumatoare elementare. (**New source** → **Schematic**)

Următoarea operație constă în **crearea unui simbol grafic** prin care se va reprezenta sumatorul elementar la nivele ierarhice superioare. În acest scop în fereastra **Sources** se selectează **sum1g** iar în fereastra de procese asociate se deschide **Design Utilities** și apoi se face dublu clic stânga pe **Create Schematic Symbol**, ca în figura 5.




figura 5




figura 6

Simbolul creat pentru sum1g se va folosi pe planșa sum4.sch. Deschideți pentru editare schema **sum4.sch** și se selectați câmpul Tab **Symbols**. Se remarcă apariția unei noi opțiuni și anume **<working_folder/nume proiect>**. Simbolul din această locație este **sum1g** (figura 6). Se plasează acest simbol pe suprafața de desenare la fel cum au fost plasate porțile în laboratorul precedent.




figura 7

Observație: dacă opțiunea **<working_folder/nume proiect>** nu apare, închideți sum4.sch și apoi redeschideți-o.

Pentru a poziționa optim simbolul **sum1g** se folosesc butoanele de rotire și oglindire din figura 7. După o rotire și o oglindire, poziția simbolului ar trebuie să fie cea din figură. **Este posibil ca să nu obțineți exact situația din figură** deoarece poziția terminalelor A, B, Ci, S și Co depinde de ordinea în care a fost desenată sum1g.

În continuare se va explica tehnica de rearanjarea terminalelor în cazul în care se pleacă de la situația din figura 7. Această tehnică este generală și poate fi aplicată în orice situație.

Pentru a putea folosi simbolul **sum1g** la desenarea sumatorului pe 4 biți, ar trebui ca pozițiile pinilor **S** și **Co** să fie inversate. Desenarea se poate face și fără această inversare, dar legătura Co – Ci ar intersecta conexiunea S – marcher IO.

Pentru a inversa poziția lui S cu cea a lui Co trebuie modificat simbolul **sum1g**. În acest scop se procedează după cum urmează:

1. Se face clic dreapta pe simbolul **sum1g**. Din meniul contextual apărut se selectează **Symbol** iar apoi, din noul meniu se face clic pe **Edit symbol**.
2. Se selectează ansamblul **S – linie – pin**, prin desenarea unui dreptunghi în jurul acestora (cu butonul stânga al mouse-ului apăsat), ca în figura 8a. **Atenție: întotdeauna selectați numele, linia și pinul împreună, niciodată separat!**
3. Se mută ansamblul **S – linie – pin**, în poziția din figura 8b.
4. Se selectează ansamblul **Co – linie – pin**, ca în figura 8c.




figura 8

5. Se mută ansamblul **Co – linie – pin**, în poziția din figura 8d.
6. Se selectează și apoi se mută ansamblul **S – linie – pin** în poziția din figura 8e.
7. Se verifică validitatea simbolului cu **Check Schematic** (✓), se salvează iar apoi se închide fereastra de editare.

Deoarece simbolul **sum1g** a fost modificat, când se revine la editarea schemei sum4 va apare o fereastră de dialog în care se precizează că simbolul sim1g a fost modificat. Se apasă butonul **Update** iar apoi **OK**. **Dacă nu apare fereastra de update, închideți sum4.sch și apoi redeschideți-o.** Dacă toate operațiile au fost executate corect, se va obține o nouă formă a simbolului **sum1g**, ca în figura 8f.

Simbolul sumatorului pe un bit din figura 8f se va folosi pentru a desena un sumator pe patru biți. Sumatorul pe 4 biți va efectua operația:

$$\mathbf{r}=\mathbf{a}+\mathbf{b}, \quad \mathbf{a}=a_3a_2a_1a_0, \quad \mathbf{b}=b_3b_2b_1b_0, \quad \mathbf{r}=r_3r_2r_1r_0.$$

De asemenea sumatorul va calcula și transportul de ieșire de la rangul 3, numit în continuare C4. O posibilă schema a acestui sumator este prezentată în figura 9, partea stângă. **În figura pentru fiecare semnal de intrare sau de ieșire s-a folosit un marcher IO.**

Deoarece scopul final este să implementăm un procesor, este de așteptat ca sumatorul pe care-l vom proiecta să fie folosit în schema procesorului tot prin intermediul unui simbol. Dacă pentru fiecare semnal de

intrare sau de ieșire s-ar folosi un marker IO, simbolul pentru sumatorul pe 4 biți ar fi cel din figura 9, partea dreaptă.




figura 9

Dacă simbolul unui sumator pe 4 biți are 13 terminale, atunci simbolul asociat unui sumator pe 32 de biți, cât este lățimea căii de date la MIPS, ar avea 32 de terminale pentru operandul A, 32 pentru B și încă 32 pentru S. În total 96 de terminale! Este clar că un asemenea simbol este prea mare putea a putea desena cu el scheme inteligibile.

Soluția este conectarea prin magistrale. În general conectarea elementelor unei scheme se face prin fire, prin nume și prin grupe de fire. Grupele de fire se numesc magistrale.

În cazul în care prelucrările se fac pe un număr mare de biți conectarea prin magistrale micșorează numărul de conexiuni.

Magistralele sunt pentru hardware ce sunt vectorii unidimensionali pentru programare!

Pasul 3: Crearea schemei sumatorului pe 4 biți folosind magistrale.

Deschideți **sum4.sch** în ISE. Plasați 4 sumatoare de 1 bit și conectați-le ca în figura 10.




figura 10

În cazul sumatorului pe 4 biți din figura 9 suma devenea disponibilă în exterior prin intermediul a 4 markerii IO numiți r0, r1, r2 și r3. Cei patru markeri pot fi înlocuiți cu un singur marker IO de tip bus, și anume **r(3:0)**, ca în figura 11. **NU desenați figura 11!**

Pentru desenarea schemei sumatorului cu magistrale procedați după cum urmează:

1. Adăugați o conexiune care se termină în aer la ambele capete iar apoi la capătul din dreapta adăugați un marker IO de tip output, ca în figura 12.




figura 12

2. Schimbați numele markerului IO asignat automat din XLXN_33 în **r(3:0)**. Veți obține situația din figura 13. **Atenție:** în schema dumneavoastră numele inițial al markerului IO poate fi altul.




figura 13

Observați ca firul atașat de markerul IO și-a schimbat grosimea deoarece este atașat de un marker de magistrală. Conexiunea (firul) a devenit magistrală! Dacă faceți dublu clic magistrala nou apărută, veți constata că numele acesteia este **r(3:0)**. Toate mediile de desenare, și ISE nu face excepție, consideră magistrala o grupare de conexiuni singulare. Relația dintre magistrală și conexiunile singulare definite implicit odată cu definirea magistralei se aseamănă cu definirea unui vector. De exemplu, în C `char r[4];` a definit un vector de 4 elemente: `r[0]`, `r[1]`, `r[2]`, `r[3]`. În ISE magistrala **r(3:0)** și definește 4 fire numite `r(0)`, `r(1)`, `r(2)` și `r(3)`.

3. Deoarece magistrala nu este altceva decât o mulțime de fire, se poate folosi conectarea prin nume explicată în laboratorul 2. Astfel specificarea legăturilor dintre markerul IO **r(3:0)** și ieșirile S ale sumatoarelor de 1 bit s-ar putea face ca în figura 14. **NU desenați această figură!**




figura 14

Deși această schemă este corectă, are un dezavantaj: modul de conectare marcheri-terminale nu este bine evidențiat. În extremis, se pot construi scheme în care conexiunile să se facă numai prin nume. Astfel de scheme nu își relevă aproape de loc funcționalitatea.

La cealaltă extremitate se pot desena scheme în care conectivitatea să se facă numai cu fire. Și aceste scheme sunt aproape imposibil de interpretat din cauza numărului mare de fire. De aceea într-o schemă trebuie păstrată o balanță între conectarea prin nume și conectarea prin fir astfel încât din schemă să rezulte cât mai clar funcția îndeplinită. În cazul magistrelor, există posibilitatea evidențierii conectivității dacă se procedează după cum urmează.

4. Se prelungeste magistrala $r(3:0)$ ca în figura 15.




figura 15

5. Se apăsă butonul de desenare fire, se selectează câmpul tab **Options** (daca nu este deja selectat) și se validează check box-ul „**Automatically....**”, ca în figura 16.




figura 16

6. Pentru a adăuga o conexiune terminal – magistrală, poziționați cursorul în dreptul unui terminal – de exemplu S-ul rangului 3 în figura 16. Poziționarea este corectă în momentul în care apar cele 4 pătrățele. Faceți clic. Apoi, poziționați cursorul pe magistrală. Și în acest caz, poziționarea este corectă în momentul în care apar cele 4 pătrățele. **Atenție: de obicei aceste ultime 4 pătrățele nu apar, chiar dar poziționarea este corectă!** Faceți clic. Faptul că un fir este conectat la magistrală este specificat prin apariția triunghiului isoscel (tap) cu baza așezată pe magistrală.




figura 17

7. Conexiunile **magistrală – pin modul** și **magistrală – marcher IO** se supun unor restricții.

Mai întâi restricțiile la conexiunea **magistrală – pin modul**:

- Magistrala trebuie să aibă **aceeași dimensiune** ca terminalul de bus al unui modul la care se conectează.
- Când un fir se conectează la o magistrală (prin intermediul unui tap sau prin nume) **numele firului trebuie să fie identic cu numele magistralei** iar **indexul firului trebuie să fie între indecși magistralei**.
- Când o submagistrală se conectează la o magistrală, numele submagistralei trebuie să fie identic cu numele magistralei iar indecși submagistralei trebuie să fie un subset al indecșilor magistralei.

Restricțiile la conexiunea **magistrală – marcher IO** :

- Bus-ul conectat la un marcher IO de bus are același nume ca marcherul.
- Magistrala trebuie să aibă aceeași dimensiune marcherul IO la care se conectează.

Realizați toate conexiunile aferente lui r(3:0) ca în figura 17.

Atenție: în momentul în care ați adăugat conexiuni pin modul – magistrală, aceste conexiuni au primit automat un nume dat de ISE. **Va apare o avertizare** că respectiva conexiune are un nume temporar, nume care trebuie schimbat deoarece nu respectă regulile enunțate anterior. Dacă faceți **Check Schematic** înainte de modificarea numelor veți obține o mulțime de erori!

Pentru a schimba numele conexiunilor adăugate apăsați butonul **Add net name**, setați **Increase the Name** și porniți cu r(0) conform marcajelor cu dreptunghi roșu din figura 18. Numele se schimbă conform metodei prezentate în laboratorul 2. După ce schimbați toate numele trebuie să obțineți situația din figura 18.




figura 18

Înainte de a trece la desenarea figurii se vor face câteva setări necesare pentru desenarea rapidă și corectă a schemei. **Atenție:** Aveți grijă ca **pinii componentelor** sau **tap-urile unei magistrale** să nu fie poziționate pe un fir sau pe o magistrală.

Pentru a vedea mai ușor dacă pinii sau tap-urile se poziționează pe vreo magistrală mai întâi schimbați paleta de culori a editorului de scheme. Din meniul **Edit** al ferestrei principale ISE (NU a editorului de scheme) selectați **Preference, Schematic Editor, Colors, White Background**, ca în figura 19.




figura 19

Apoi apăsați butonul **New** și vi se va propune numele **CustomScheme** pentru noua schemă de culoare. Acceptați iar apoi schimbați în **verde** culoarea pentru **Bus** și **Net**. Cel mai bun verde este cel cu R=0, G=200, B=0. Definiți acest verde.

De asemenea este util să **nu mai afișați gridul de desenare**. Pentru aceasta selectați **Preference, Schematic Editor, Layout** în și debifați Check Box-ul **Display Grid**.

În continuare adăugați marcherii **a** și **b** plus magistralele aferente și marcherul **Co** conform schemei din figura 20. Schimbați tipul marcherilor **a** și **b** din output în input. **Pentru a schimba tipul unui marcher** faceți dublu clic stânga pe respectivul marcher.




figura 20

Ci de la primul sumator se conectează la ,0'-logic deoarece este mai ușor de testat pe placa S3. Pentru conectarea la ,0'-logic selectați simbolul **GND** în fereastra **Symbols**.

Încercați să desenați o schemă cât mai apropiată de cea din figura 20. După ce terminați de desenat salvați și verificați corectitudinea cu Check Schematic.

Pasul 4: Crearea fișierului de constrângeri și specificarea acestora.

Cele două numere de 4 biți, $a = a_3a_2a_1a_0$ și $b = b_3b_2b_1b_0$, se introduc cu ajutorul comutatoarelor glisante de pe placa S3 iar rezultatul se afișează prin intermediul LED-urilor.

Alocarea comutatoarelor și a LED-urilor din placa S3 se face conform tabelului următor.

Top IO Marcher	Resursă S3	Pin FPGA	Top IO Marcher	Resursă S3	Pin FPGA	Top IO Marcher	Resursă S3	Pin FPGA
a(0)	SW0	...	b(0)	SW4	...	r(0)	LD0	...
a(1)	SW1	...	b(1)	SW5	...	r(1)	LD1	...
a(2)	SW2	...	b(2)	SW6	...	r(2)	LD2	...
a(3)	SW3	...	b(3)	SW7	...	r(3)	LD3	...
						Co	LD4	...

1. Creați fișierul de constrângeri conform procedurii din al doilea laborator. Pentru a afla pinii corespunzători acestor resurse, consultă documentația **S3board**, pagina 21 sau placa S3.
2. Se generează fișierul de configurare conform indicațiilor din primul laborator, se conectează cablul de date și **înainte de a cupla alimentarea chemați profesorul.**
3. Trimiteți fișierul de configurare în placa de S3 conform indicațiilor din primul laborator.
4. După configurare, faceți diferite combinații pentru **a** și **b**. Observați rezultatul.

Chemați profesorul pentru validare. Dacă ați ajuns aici aveți nota 5.

Pasul 5: 5 combinații.

Pentru nota mai mare ca 5.

Profesorul vă va cere să introduceți operanzii pentru 5 adunări. Operanzii vor fi specificați în **hexazecimal**. Studenții vor introduce acești operanzi prin intermediul comutatoarelor glisante, vor nota starea LED-urilor și vor enunța rezultatul adunării în **hexazecimal**. Aveți 20 secunde pentru o adunare.

Antrenați-vă! Când sunteți gata, **chemați profesorul pentru verificare**. Veți obține între 0 și 5 puncte în funcție de numărul de adunări pe care le-ați efectuat corect.