Organizarea Calculatoarelor LABORATOR 10 – Adăugarea instrucțiunii BEQ

SCOPUL LUCRĂRII

În procesorul MIPS redus se vor face modificările și adăugările necesare pentru ca acesta să poată executa și instrucțiunea BEQ. Proiect se va simula iar în final se va implementa pe placa S3.

CHESTIUNI TEORETICE

Formatul instrucțiunii BEQ este:

BEQ rs, rt, offset

BEQ este o instrucțiune de salt condiționat – **B**ranch on **EQ**ual. Condiția de care depinde saltul este egalitatea dintre conținutul registrelor \mathbf{rs} și \mathbf{rt} . În caz de egalitate se va face salt la adresa de destinație iar în caz contrar execuția va continua cu instrucțiunea care urmează după BEQ.

Adresa de destinație se calculează prin adunarea câmpului *offset* deplasat stânga cu două poziții la adresa instrucțiunii care **urmează** după BEQ, nu la adresa BEQ.

În mod formal execuția instrucțiunii BEQ este descrisă după cum urmează:

```
if GPR[rs] == GPR[rt]
PC \leftarrow PC + 4 + offset << 2
else
PC \leftarrow PC + 4
```

Modul de execuție descris anterior are scop didactic; modul real de execuție este cel descris în capitolul "Pipeline".

Implementarea instrucțiunii BEQ în MIPS redus presupune modificări în trei blocuri: **ALU**, **Ctrl** (control) și **PC_Update**. Aceste modificări sunt marcate cu roșu în figura 1:




figura 1

Pasul 1: Modificarea ALU, marcaj 1 în figura 1

Se va folosi proiectul mips_sys.


Proiectare al ALU s-a explicat în laboratorul 7, pasul 9.

Mai întâi trebuie adăugat semnalul **Zero** la nivelul entității. După adăugarea acestui semnal, entitatea ALU va arăta astfel:

```
entity ALU is
  Port (
               : in std logic vector(31 downto 0);
      RdData1
      RdData2
               : in std logic vector(31 downto 0);
                     std logic vector (15 downto 0);
               : in
      FAddr
      ALUSrc
               : in
                     std logic;
                     std_logic_vector(1 downto 0);
      ALUOP
               : in
      Y
               : out std logic vector(31 downto 0);
     Zero
               : out
  );
end ALU:
```

Specificați semnalul **Zero** folosind conditional signal assignment: dacă **RdData1** este egal cu **RdData2** atunci semnalul **Zero** va fi ,1' iar în caz contrar va fi ,0'.

În final regenerați simbolul asociat ALU folosind **Design Utilities** →**Create Schematic Symbol** din fereastra **Processes** și editați-l dacă este necesar. Noul simbol al ALU trebuie să arate ca în figura următoare:



Pasul 2: Modificarea blocului de control Ctrl, marcaj 2 în figura 1.

Proiectare al controlului s-a explicat în laboratorul 7, pasul 12.

Instrucțiunea BEQ este codificată conform formatului I:

	6	5	5	16
BEQ	00_0100	Rs	Rt	offset
	(OPCODE)			

Această instrucțiune se adaugă la celelalte instrucțiuni deja implementate. Codificarea instrucțiunilor deja implementate la care se adaugă BEQ este detaliată în tabelul următor:

	6	5	5	5	5	6	
	OPCODE					Function	
ADD	0	Rs	Rt	Rd	0	0x20=10_0000	
SUB	0	Rs	Rt	Rd	Rd 0 0x22=10_001		
AND	0	Rs	Rt	Rd 0 0x24=10_0100			
OR	0	Rs	Rt	Rd 0 0x25=10_0101			
LW	0x23=10_0011	Rs	Rt	Imm16			
SW	0x2b=10_1011	Rs	Rt	Imm16			
BEQ	0x04=00_0100	Rs	Rt	Imm16			

În laboratorul 7 semnalele de control s-au sintetizat conform tabelului următor:

	Opcode	Function	ALUSrc	ALUOP	MemWr	Mem2Reg	RegWr	RegDest
ADD	00_0000	10_0000	0	00	0	0	1	1
SUB	00_0000	10_0010	0	01	0	0	1	1
AND	00_0000	10_0100	0	10	0	0	1	1
OR	00_0000	10_0101	0	11	0	0	1	1
LW	10_0011	-	1	00	0	1	1	0
SW	10_1011	-	1	00	1	0	0	0

Adăugarea instrucțiunii **BEQ** înseamnă o linie suplimentară și o coloană suplimentară în această tabelă. Linia și coloana suplimentară sunt marcate cu roșu în tabelul următor:

tabelul 1

	Opcode	Function	Branch	ALUSrc	ALUOP	MemWr	Mem2Reg	RegWr	RegDest
ADD	00_0000	10_0000	0	0	00	0	0	1	1
SUB	00_0000	10_0010	0	0	01	0	0	1	1
AND	00_0000	10_0100	0	0	10	0	0	1	1
OR	00_0000	10_0101	0	0	11	0	0	1	1
LW	10_0011	-	0	1	00	0	1	1	0
SW	10_1011	-	0	1	00	1	0	0	0
BEQ	00_0100	-	1	X	XX	0	X	0	X

Coloana suplimentară corespunde noului semnal de control **Branch**. Acest semnal este activ (,1' logic) numai când se execută instrucțiunea BEQ, fiind ,0' pentru orice altă instrucțiune.


Linia suplimentară corespunde instrucțiunii **BEQ**. Pentru această instrucțiune semnalele de control definite anterior în laboratoarele 6 și 7 trebuie implementate după cum urmează:

- **ALUSrc** nu contează deoarece în ALU s-a alocat un comparat de egalitate pentru conținutul registrelor rs și rt.
- **ALUOP** nu contează deoarece nu contează ce operație se face; contează numai rezultatul comparației.
- MemWr trebuie să fie ,0' deoarece BEQ nu scrie în memoria de date.
- RegWr trebuie să fie ,0' deoarece BEQ nu scrie nici un registru.
- Mem2Reg şi RegDest nu contează deoarece RegWr este ,0'

In concluzie, pentru modificarea blocul de control procedați după cum urmează:


- 1. La nivelul entității ctrl adăugați semnalul de ieșire Branch.
- 2. Specificați semnalul **Branch** cu un selected signal assignment ca în tabelul 1.

- 3. Verificaţi corectitudinea implementării tuturor celorlalte semnale de control din tabelul 1; este posibil ca implementările să nu mai fie aceleaşi. Unde este cazul, modificaţi. **Atenţie**: în loc de valoarea x folosiţi valoarea 0.
- 4. Regenerați simbolul blocului de control. Acest simbol va arăta că în figura următoare :



Pasul 3: Modificarea blocului PC_Update, marcaj 3 în figura 1

Secțiunea din schema din figura 1 în care se calculează noua valoare a PC este detaliată în figura 4:



La nivelul entității trebuie declarate semnalele generate anterior, și anume **Branch** generat de control și **Zero** generat de ALU. Se mai adaugă și offsetul din instructiune. Entitatea blocului PC_Update va avea structura următoare:

```
entity PC Update is
    Port (
                      STD LOGIC;
      Zero
               : in
      Offset
                      STD_LOGIC_VECTOR (15 downto 0);
               : in
      Branch
               : in
                     STD LOGIC;
               : in
                     STD LOGIC VECTOR (31 downto 0);
      New PC
               : out STD LOGIC VECTOR (31 downto 0)
    );
end PC Update;
```

Blocul PC_Update definit în laboratorul 6 constă numai din sumatorul S1 din figura 4. Acest sumator a

fost descris prin declarația:

```
New PC <= PC+4;
```

După cum se vede în figura 4 adăugarea instrucțiunii BEQ face ca noua valoarea PC să nu mai fie PC+4, dar PC+4 este în continuare necesar pentru calculul valori lui New_PC. Din acest motiv mai întâi declarăm semnalul PC_p4 **la nivelul arhitecturii** și apoi îl generăm astfel:

```
PC_p4 <= PC+4;
```

Noua valoare a PC depinde de semnalele Branch și Zero. Dacă Branch și Zero sunt simultan active (,1' logic) atunci New_PC este PC_p4 adunat cu offsetul extins ca semn și deplasat stânga cu două poziții. În caz contrar New_PC este PC_p4.

Problema constă în extinderea semnului offsetul și deplasarea stânga 2 poziții. Offsetul extins ca semn și deplasat stânga cu doi se va numi in continuare **deplasament - depl** deoarece reprezintă cu cât se "deplasează" PC-ul înainte sau înapoi față de valoarea curentă. Pentru aceasta se va proceda asemănător cu generarea semnalului SEAddr în ALU. Mai întâi vom declara la nivelul arhitecturii vectorul depl cu 32 de elemente:

```
signal depl : std_logic_vector(31 downto 0);
```

Vom specifica deplasamentul pe grupe de biţi:


- 1. Deplasarea cu doi înseamnă că biți zero și unu ai deplasamentului sunt ,0'. Folosiți slice sau asignarea element cu element. Conceptul de slice a fost introdus în Laboratorul 7, pasul 9
- 2. Biţii 17 2 ai deplasamentului sunt chiar offsetul.
- 3. Celelalte elemente ale deplasamentului au toate valoarea semnului lui Offset, adică Offset(15). În laboratorul 7 s-a prezentat o varianta de extindere a semnului atunci când s-a calculat SEAddr. O altă variantă, probabil mai simplă, pentru a inițializa toate elementele unui vector la aceeași valoare este construcția

```
vector <= (others => valoare);
```

unde *valoare* poate fi o constantă sau un semnal de tip std_logic. De exemplu, pentru a inițializa cu zero toate elementele unui vector se folosește vector <= (others => ,0'); Pentru extinderea semnului folosiți această idee sau ideea de la SEaddr!

În concluzie New_PC este PC_p4 + depl dacă Branch și Zero sunt simultan active și PC_p4 în caz contrar. Descrieți pe New_PC cu un conditional signal assignment.

După ce actualizați simbolul pentru PC_Update faceți conexiunile din figura 5. Etichetați firul care unește terminalul Zero de la ALU cu terminalul Zero de la PC_Update cu Zero, pentru a-l identifica mai ușor în simulare.



Pasul 4: Simularea MIPS

Simularea se va face pentru următorul program:

```
rep:
              $2, 0x40($0)
                                  # INW0=0xAAAA AAAB
       lw
       lw
              $3, 0x44($0)
                                  # INW1=0x5555_555
      add
             $4, $2, $3
             $5, $2, $3
       sub
              $6, $2, $3
       and
              $7, $2, $3
       or
              $2, 0x48($0)
       SW
              $3, 0x48($0)
       SW
              $4, 0x48($0)
       SW
              $5, 0x48($0)
       SW
              $6, 0x48($0)
       SW
              $7, 0x48($0)
       SW
              $2, $3, rep
                                  # Reg $2 # Reg $3 => Saltul nu se face.
      beq
                                  \# \text{ Reg } \$0 = \text{Reg } \$0 => \text{Saltul se face.}
             $0, $0, rep
```

Acest program este programul test1 din laboratorul 9 la care s-au adăugat instrucțiunile BEQ.

Pentru a nu modifica mereu memoria de program și pentru a repeta cu ușurință unele teste când este necesar anterior s-a creat un fișier ROM32x32 pentru fiecare program. În acest moment există fișierele ROM32x32_test1.vhd pentru testul inițial și ROM32x32_3a2b.vhd pentru programul care calculează 3a-2b în laboratorul 10. Numele entității și cel al arhitecturii sunt identice în toate fișierele.

Programul de mai sus se va memora în fişierul ROM32x32_BEQ.vhd. acest fişier se poate obține uşor dacă la o copie a fişierul ROM32x32_test1.vhd se adaugă cele două linii pentru BEQ. Pentru a testa un anume cod în proiectul ISE se face Remove pentru fişierul ROM curent şi se face Add pentru fişierul cu care se vrea a se lucra.

Folosiți testbenchul **tb_mips**. După cum s-a precizat în laboratoarele anterioare, un testbench se poate genera pentru orice modul din proiect, nu numai pentru modulul din vârful ierarhiei. Mai mult, într-un proiect pot exista mai multe testbenchuri, pentru diverse module. Fiecare testbench are propriul fișier cu forme de undă. Formele de undă salvate pentru tb_sys nu pot fi folosite cu tb_mips și nici invers.

Lansați Modelsim. Simulați. Vizualizați semnalele din figura 6.




figura 6

Prima instrucțiune BEQ, cea pentru care saltul nu se face, se identifică în simulare după valoarea PC-ului și a lui instr. Primul BEQ se execută când PC=0x00000030. Deoarece conținutul registrul 2 diferă de conținutul registrului 3, saltul nu se va executa și PC va avansa la valoarea 0x00000034. Aici se află beq \$0,\$0, rep. Deoarece reg 0=reg 0, saltul se va face și următoarea valoare a lui PC va fi 0x000000000.

Dacă implementarea BEQ este corectă veți obține comportamentul din figura de mai sus. Dacă nu, depanați. Vizualizați toate semnale din modulul pc_update. Inspirați-vă din laboratorul 8, pasul 5 subpasul 9.

Daca BEQ funcționează, chemați profesorul pentru validare! Dacă ați ajuns aici aveți notă 5.

Pasul 5: Execuţia pe placa S3

Creați ROM32x32_X.vhd pentru următorul program:

```
rep: lw $2, 0x40($0)
lw $3, 0x44($0)
sub $4, $2, $3
beq $3, $2, display
add $4, $2, $3
display: sw $4,0x48($0)
beq $0, $0, rep
```

Ce trebuie să se întâmple când rulează acest cod?

Răspundeți la întrebarea de mai sus și apoi configurați placa S3. Fișierul de constrângeri este deja creat. Dacă funcționează, chemați profesorul pentru validare! Dacă ați ajuns aici aveți notă o notă între 5 și 10.