

Licenciatura em Engenharia Informática e de Computadores e Licenciatura em Engenharia Informática, Redes e Telecomunicações

# Circuitos aritméticos e lógicos (2º Trabalho de Laboratório)

Lógica e Sistemas Digitais 2024 / 2025 inverno

10 de outubro de 2024



# 1 Objetivo

O objetivo deste trabalho é descrever um circuito aritmético e lógico (ALU – *Aritmetic and Logic Unit*) com base em *VHDL* estrutural, simulá-lo e implementá-lo na placa de desenvolvimento *DE10-Lite* da *Intel*. Este trabalho é obrigatório e contabilizado para a classificação prática.

## 2 Descrição do circuito a desenvolver

Pretende-se projetar uma unidade aritmética e lógica que realize as operações aritméticas adição (W + Y + CBi), subtração (W - Y - CBi), incremento (W + CBi) e decremento (W - CBi) e as operações de deslocamento (W >>> 1, W >> 1 e W <<< 1, e a operação lógica NAND  $(\overline{W}.\overline{Y})$ , sobre operandos de 4 bits. O resultado tem 4 bits e deve gerar os indicadores (flags) Carry/Borrow (CBo), Overflow (OV), Zero (Z), Greater or Equal (GE), Below or Equal (BE) e Parity (P).

As entradas e saídas do sistema, bem como as operações, estão representadas na Figura 1.




Figura 1 – Especificação da ALU a desenvolver

As entradas X e Y são os operandos de 4 bits e a entrada OP de 3 bits seleciona a operação a realizar. Para as operações aritméticas, considere que os operandos estão representados em números naturais ou relativos (inteiros sem e com sinal, respetivamente). A saída R também de 4 bits é o resultado da operação, no mesmo domínio dos operandos. As operações de deslocamento >>> (Logical Shift Right – LSR), >> (Aritmetic Shift Right – ASR) e <<< (Logical Shift Left – LSL) deslocam para a direita (LSR e ASR) ou para a esquerda (LSL) o valor do operando X em 1 bit na respetiva direção. As operações LSR e LSL introduzem zeros no resultado R enquanto a operação ASR introduz 1 bit com o valor do bit de sinal do operando X.

Adicionalmente, são geradas ainda as seis *flags*:

 CBo: Representa o carry de saída da operação de soma ou o borrow de saída da operação de subtração. Fica ativa quando o resultado excede o domínio dos números naturais; representa, igualmente, no âmbito das operações deslocamento (LSR, ASR e LSL), o valor do bit deslocado de X;



- OV: Fica ativa quando o resultado excede o domínio dos números relativos;
- Z: Fica ativa quando o resultado é igual a zero;
- P: Fica ativa quando o resultado tem um número ímpar de 1's;
- GE: Fica ativa quando o primeiro operando (X) é maior ou igual do que o segundo (Y + CBi), considerando-se apenas na representação de números relativos;
- BE: Fica ativa quando o primeiro operando (X) é menor ou igual do que o segundo (Y + CBi), considerando-se apenas na representação de números naturais.

Em algumas operações, o valor das *flags* não tem significado, representado na tabela da Figura 1 com o carater '-'. Nesses casos, o valor das *flags* pode assumir qualquer valor.

### 3 Projeto do Circuito

O circuito deverá ser implementado de acordo com o diagrama de blocos da Figura 2.




Figura 2 – Diagrama de blocos da ALU

Para o projeto da ALU deverá elaborar os seguintes passos:

- 1. Considere o módulo aritmético desenvolvido no laboratório LABc (*LABc module*);
- 2. Desenvolva e descreva em VHDL o módulo de lógica com base no módulo desenvolvido no LABb;
- 3. Desenvolva e descreva em *VHDL* o módulo *Flags* com base nas *flags* geradas pelo módulo LABc, no resultado R e na *flag* CY gerada pelo módulo de lógica para gerar as seis *flags* do circuito ALU;



- 4. Desenvolva o módulo Decoder em VHDL. Estabeleça a correspondência entre os sinais internos OP<sub>A</sub> ... OP<sub>F</sub> e os 3 bits de entrada OP<sub>2..0</sub>. Note que vários sinais OP<sub>A</sub> ... OP<sub>F</sub> podem ligar ao mesmo bit de OP<sub>2..0</sub>;
- 5. Reúna as unidades referidas nos pontos anteriores e a unidade MUX numa entidade de topo com o nome ALU que corresponde à descrição completa da ALU;
- 6. Simule o circuito (considere o ficheiro de teste anexo ao trabalho);
- 7. Implemente o circuito na placa DE10-Lite considerando a utilização dos 10 interruptores (SW<sub>9..0</sub>) para definição dos valores de entrada (X<sub>3..0</sub> = SW<sub>3..0</sub>, Y<sub>3..0</sub> = SW<sub>7..4</sub>). A operação é definida na placa pelos dois SW<sub>9..8</sub> para definição dos bits OP<sub>1..0</sub> e o botão de pressão 0 (BTN<sub>0</sub>) é usado para definição do bit mais significativo de OP (OP<sub>2</sub> = BTN<sub>0</sub>); O sinal Carry-In (CB<sub>i</sub>) é definido pelo estado do botão de pressão 1 (CB<sub>i</sub> = BTN<sub>1</sub>).
- 8. Defina 4 combinações de entrada que servirão para testar o circuito implementado (duas para testar operações aritméticas #21 e #22 e duas para testar operações lógicas #23 e #24).
- 9. Determine para cada uma das combinações de entrada na tabela do anexo A qual o resultado esperado (resultado teórico).
- 10. Confirme o funcionamento do circuito para as combinações de entrada na tabela do anexo A registando o valor obtido no circuito (resultado experimental) e comparando com o resultado esperado (resultado teórico).

### 4 Relatório

Deverá apresentar um relatório do trabalho desenvolvido com a seguinte estrutura:

- 1. Capa com a indicação do curso, unidade curricular, elementos do grupo (número e nome), nome do trabalho;
- 2. Introdução: breve descrição do trabalho a desenvolver e quais os objetivos;
- 3. Análise e Projeto: descrição de todas as funções lógicas e diagramas lógicos;
- 4. Montagem laboratorial: Resultados experimentais e confirmação dos resultados teóricos;
- 5. Conclusão: comentário sobre o trabalho desenvolvido e sobre os resultados obtidos;
- 6. Anexo: Código VHDL.

Lógica e Sistemas Digitais 2024 / 2025 inverno Circuitos aritméticos e lógicos (2º Trabalho de Laboratório)

al	P GE BE																								
Resultado Experimental	Z AO																								
Resultado E	$R_{(Z)}$ $CB_o$																								
	R(2) R(N)																								
	GE BE R																								
co	Z P G																								
Resultado Teórico	00																								
Result	R(z) CB <sub>o</sub>									7		-	-	-	-		-	-	-	-	-	-			
	$\mathbf{R}_{(2)}$ $\mathbf{R}_{(N)}$				1000	1000	0000	0001	1000																
	$Y_{(N)} = Y_{(Z)} = F$																								
	$\mathbf{Y}_{(2)}$		1111	1111	1111 1111 0101	11111 0101	1111 11010 11111	1111 1010 1111 11010	1111 1010 1111 1010 10	1111 010 0101 1100 0111	1111 1010 10101 10100 11110 11110	1111 1010 1010 1010 1010 11110	1111 1010 10101 10100 10101 10100 10101	1111 1010 10101 10100 10101 10100 10101	1111 1010 10101 10100 10101 10100 10101	1111 1010 1010 1010 1010 1010 1010 101	1111 1110 1010 1010 1010 1010 1010 101	1111 1110 1010 1010 1010 1010 1010 101	1111 1110 1010 1010 1010 1010 1010 101	1111	1111   1110   1010   1010 	1111   1111   1010	1111   1110   1010   1010 	1111   1110   1110 	1111   1110   1010   1010 
	$X_{(N)}$ $X_{(Z)}$																								
	Bi X <sub>(2)</sub>	0000 0	1							<del>                                     </del>	<del>                                     </del>	<del>                                     </del>	<del>                                     </del>	<del>                                     </del>	<del>                                     </del>	<del>                                     </del>	<del>                                     </del>	<del>                                     </del>	<del>                                     </del>	<del>                                     </del>	<del>                                     </del>	<del>                                     </del>	<del>                                     </del>	<del>                                     </del>	<del>                                     </del>
	OP CBi		000						<del>                                     </del>	<del>                                     </del>	<del>                                     </del>			<del>                                     </del>	<del>                                     </del>			<del>                                     </del>	<del></del>	<del></del>	<del></del>		<del></del>		
	#	ļ	_	7	3	2 8 4	2 8 4 8	1 2 8 4 8	2 2 4 4 3 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7	1 2 8 4 8 9 7 8	9 8 8	1 2 2 3 4 4 4 4 7 7 7 9 9 9 9 9 9 9 9 9 9 9 9 9	1 2 2 3 4 4 4 7 7 7 9 8 8 9 9 9 11 11 11 11 11 11 11 11 11 11 11	1 2 3 3 4 4 4 4 7 7 7 9 9 9 9 12 12 12 12 12 12 12 12 12 12 12 12 12	1 2 3 3 4 4 4 7 7 7 8 8 9 9 10 11 11 11 11 13 13 13 14 14 14 16 16 17 17 18 18 18 18 18 18 18 18 18 18 18 18 18	1 2 2 3 4 4 4 4 7 7 7 8 8 8 9 9 9 9 11 11 11 113 113 114 114	1 2 3 3 4 4 4 6 6 6 9 9 10 11 11 12 13 13	1 2 2 3 3 4 4 4 4 4 7 7 6 6 6 9 9 9 9 11 11 11 11 11 11 11 11 11 11 1	1 2 2 3 3 4 4 4 4 4 7 7 7 8 8 9 9 9 9 9 11 11 11 11 11 11 11 11 11 11	1 2 2 3 4 4 4 4 4 7 7 8 8 8 8 9 9 9 9 11 11 11 11 11 11 11 11 11 11 1	1 2 2 3 3 4 4 4 4 4 7 7 6 6 6 6 9 6 9 6 9 1 1 1 1 1 1 1 1 1 1 1	1 2 2 3 4 4 4 4 4 6 6 6 6 6 6 6 6 10 11 11 11 11 11 11 11 11 11 11 11 11	1 2 3 3 4 4 4 6 6 6 7 7 7 8 8 9 9 9 10 11 11 12 13 14 14 17 18 18 18 18 18 18 18 18 18 18 18 18 18	1 2 2 3 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4	1 2 2 3 4 4 4 4 4 4 4 4 4 7 4 8 8 8 9 9 9 9 10 11 11 11 11 11 11 11 11 11 11 11 11

