



## UNIVERSIDADE DE SÃO PAULO ESCOLA DE ENGENHARIA DE SÃO CARLOS INSTITUTO DE CIÊNCIAS MATEMÁTICAS E DE COMPUTAÇÃO

Disciplina: Sistemas Digitais - SEL0628

# RELÓGIO DIGITAL COM ELEMENTOS DE CIRCUITO CMOS

Beatriz Cardoso de Oliveira - 12566400
Fernando Lucas Vieira Souza - 12703069
Isaac Santos Soares - 12751713
João Pedro Gonçalves Ferreira - 12731314
Nicholas Estevão Pereira de Oliveira Rodrigues Bragança - 12689616
Pedro Antonio Bruno Grando - 12547166

Docente responsável: Prof. Maximiliam Luppe

São Carlos 1º semestre / 2022

## Sumário

1	Introdução	1
2	Descrição do Relógio Digital	2
3	Tabela dos componentes (BOM)	4
4	Consumo médio de energia	5
5	Conclusão	6

### Resumo

Nesse trabalho, foi implementado por meio do software Proteus o projeto de um relógio digital utilizando como componentes circuitos do tipo CMOS. Ao longo do desenvolvimento do projeto, foi estimado os valores dos componentes utilizados e, também, a potência de consumo que o relógio utilizaria, caso fosse implementado. Foi possível depreender que é possível criar um relógio digital e os gastos em reais aproximados disso seria de R\$56,24, utilizando os componentes escolhidos pelo grupo. Além disso, o consumo médio de tal relógio seria de aproximadamente 0,160W.

#### 1. INTRODUÇÃO

A fim de por em prática todos os conceitos desenvolvidos ao longo da disciplina de Sistemas Digitais, será desenvolvido um trabalho final, dividido em 4 partes. A segunda parte do projeto e prevê, novamente, implementação de um relógio digital utilizando circuitos integrados comerciais padrão CMOS (Complementary metal-oxide-semiconductor). Para isso, foi projetado um circuito lógico com componentes desse tipo, contando com um circuito gerador de clock com cristal de 32,768 KHz.

Os circuitos CMOS são uma tecnologia desenvolvida para a criação de circuitos integrados e utilizam pares complementares e simétricos de transistores de efeito de campo, também conhecido como FET, do tipo p ou n. Como principais características o CMOS possui um baixo consumo elétrico e sua imunidade a estáticos é baixa. No seu funcionamento, apenas um dos transistores presentes no par permanece sempre desligado. Desse modo, o consumo se dá somente na transição de estados entre o ligado-desligado e vice-versa. Por conseguinte, a temperatura do circuita não esquenta tanto quanto a de outros modelos cuja corrente é sempre contínua, tal qual o circuito TTL. Além disso, o circuito CMOS apresenta uma grande capacidade para alta densidade de informações, o que torna sua utilização muito útil na integração de larga escala.

O circuito a ser implementado na segunda parte do projeto parte do projeto é um relógio digital que tem como objetivo a implementação de um clock e a utilização de componentes, tais quais, contadores de binários, de década, binários com preset, decodificadores e displays de 7 segmentos, além de lógica externa, para a elaboração de um relógio que apresenta as horas e os minutos corretamente.

#### 2. DESCRIÇÃO DO RELÓGIO DIGITAL

O circuito do relógio digital se incia com o gerador de clock formado por um cristal oscilador de 32,768KHz acoplado a um circuito simples formado por 2 portas NOT (CI40106), 2 resistores(10M $\Omega$ , 100K $\Omega$ ) e 2 capacitores (22pF), representado na Figura.1. Este circuito ao qual o cristal foi acoplado serve para retificar a onda gerada pela vibração característica do cristal (para que a saída seja uma onda quadrada).




Figura 1: Circuito Gerador de Clock (32,768KHz).

Em seguida temos um circuito divisor de clock, Figura.2, para que possamos obter os valores de clock de 1Hz e 1/60Hz necessários para o relógio. Para o clock de 1 Hz utilizou-se dois Cl4060, divisores binários, com entrada de clock de 32768Hz. Do primeiro, ligou-se o pino de saída 13, que divide a entrada por  $2^8$ , na entrada do segundo, que por sua vez, gera um sinal de 1Hz na saída 14, que divide a entrada por  $2^7$ . Vale notar que 32768Hz é o mesmo que  $2^15$ Hz, logo, realmente chega-se ao clock de 1Hz.

Paralelamente a esse, o clock de 1/60Hz é obtido utilizando a saída 13 do segundo divisor, resultando em um sinal de 1/2Hz, que se torna clock de um Cl4516, um contador binário "presetável", i. e., é possível fazer a contagem iniciar em um determinado valor. Para isso, o contador foi presetado para começar a contagem em 10, funcionando, assim, como um contador (divisor) de 5. Ao finalizar a contagem, desliga o carryout, que é usado tanto para ligar o preset enable, a cada reinício de contagem, quanto como clock para outro Cl4516, que inicia sua contagem em 9, funcionando como um divisor de 6. O carry out desse componente é invertido e resulta no clock de 1/60Hz.




Figura 2: Circuito Divisor de Clock (32,768KHz para 1Hz e 1/60Hz).

Após os circuitos divisores de clock, utilizou-se o clock de 1/60hz como base para o circuito contador do relógio. Para esse circuito, utilizou-se de um Cl4518, cada um composto de 2 contadores BCD, cujas saídas são ligadas diretamente aos conversores BCD-7-segmentos (Cl4511). Para todos os contadores,

exceto o de dezena de horas, utilizou-se o clock de 1/60Hz, diferindo da lógica de enable e reset em cada um.

O primeiro, responsável por contar as unidades de minuto tem reset síncrono em 10 no prórpio CI, então apenas foi feita a lógica para ativar o segmento 'a' do display quando exibindo o número 6. Para isso, foi feito um AND entre as saídas Q1 e Q2 do contador, já que 'a' tem que estar aceso tanto para o 6 (0110) quanto para o 7 (0111), e as saídas não excedem 9.

O segundo contador BCD, responsável por contar as dezenas de minutos, tem como enable um AND entre os bits Q3 e Q0 do primeiro contador, i.e., quando o primeiro contador chega a 9, liga-se o enable, que será aplicado no próximo clock. Para o reset, fez-se um AND entre os bits Q2 e Q1 do próprio contador, pois ele deve se comportar como um contador de 6. Também, as saídas do conversor BCD-7-segmentos das dezenas de minutos segue uma ligação diferente, já que se inverteu esse display para obter os dois pontos que piscam, à frequência de 1Hz entre as horas e os minutos.

A lógica adotada foi a descrita abaixo:

$$a \to d$$
;  $b \to e$ ;  $c \to f$ ;  $d \to a$ ;  $e \to b$ ;  $f \to c$ ;  $g \to g$ .

Chegando nas horas, o circuito começa a ficar mais complexo. Para ambos os contadores de horas, utiliza-se um sinal resultante entre um AND dos bits Q2 e Q0 das dezenas de minuto e dos bits Q3 e Q0 das unidades de minuto. Esse sinal funciona como enable para o terceiro contador, o de unidade de horas (porque este deve estar pronto para ser atualizado quando o relógio já estiver em 59 minutos), e como clock do quarto contador, o de dezenas de horas (uma vez que as dezenas de horas só podem ser atualizadas quando também for possível atualizar as unidades de hora). Além disso, o terceiro contador, além de seu reset típico na passagem de 9 para 10, tem uma lógica para que este reset quando as unidades de hora chegarem em 4 e as dezenas de hora em 2, ou seja, quando for verdadeiro o AND entre Q2 do terceiro contador e Q1 do quarto contador; essa também será a lógica de reset do quarto contador (dezenas de hora). Também fez-se para o terceiro contador a mesma lógica para acender o segmento 'a' do display quando estiver em 6. Por fim, o quarto contador, responsável pelas dezenas de horas, tem enable quando o contador de unidades de hora atinge 9, ou seja, quando é verdadeiro o AND entre Q3 e Q0.




Figura 3: Circuito de minutos do relógio.




Figura 4: Circuito de horas do relógio.




Figura 5: Ligações dos diplays com os decodificadores.

#### 3. TABELA DOS COMPONENTES (BOM)

Baseado no que se encontra no circuito esquemático mostrado acima (ou no datasheet que acompanha esse trabalho), montou-se uma tabela de componentes e avaliou-se os preços de cada um.

Dessa forma, o custo total estimado que seria para implementar o circuito foi de R\$56,24, considerando os valores cotados pelo grupo.

Circuito	Componente	Quantidade	Tipo	Valor do componente (R\$)	Custo total no circuito (R\$)
Gerador de Clock	CD40106	1	Inversor	1,85	1,85
	DT-26 32.768KHZ	1	Cristal de frequência	1,52	1,52
Divisor de Clock	4060	2	Contador	1,6	3,2
	4516	2	Counter Binario	4,87	9,74
Contador de Horas e Contador de Minutos	4071	2	Porta lógica AND	4,43	8,86
	4081	1	Porta lógica OR	1,67	1,67
	4518	2	Contadores binários	5,9	11,8
	4511	4	Decodificador BCD	1,9	7,6
Display Digital	D168K	4	Display 7 segmentos	2,5	10

#### 4. Consumo médio de energia

A partir dos componentes escolhidos para a elaboração do circuito esquemático apresentado anteriormente, analisou-se os datasheets de cada um deles e, assim, uma tabela com o consumo de cada um daqueles foi elaborada, para determinar o consumo de cada um deles.

Circuito	Componente	Quantidade	Tipo	Consumo de Potência (uW)	Consumo total de Potência
Gerador de Clock	CD40106	1	Inversor	0,2	0,2
	DT-26 32.768KHZ	1	Cristal de frequência	0,001	0,001
Divisor de Clock	4060	2	Contador	1,6	3,2
Divisor de Clock	4516	2	Counter Binario	1,6	3,2
	4071	2	Porta lógica AND	0,2	0,4
Contador de Horas e Contador de Minutos	4081	1	Porta lógica OR	0,4	0,4
	4518	2	Contadores binários	1,6	3,2
	4511	4	Decodificador BCD	1,6	6,4
Display Digital	D168K	4	Display 7 segmentos	40000	160000

Totalizando um gasto aproximado de 0,160W.

#### 5. CONCLUSÃO

Por meio da atividade proposta, foi observado que é possível implementar o circuito de um relógio digital, utilizando como componentes principais circuitos do tipo CMOS. Além disso, o grupo encontrou como dificuldades para elaboração do projeto a utilização do software de desenvolvimento do circuito (Proteus) e também houveram algumas dificuldades relacionadas as informações sobre o consumo médio de cada um dos componentes utilizados no circuito. Ademais, todas as adversidades encontradas ao longo do desenvolvimento do projeto foram solucionadas por meio de discussões entre o grupo e pesquisas feitas nos datasheets. Por fim, a atividade foi realizada com sucesso e cumprindo o objetivo proposto pelo professor.