

Chapitre 3 : Circuits logiques combinatoires

Introduction

Les circuits logiques combinatoires sont des circuits dont les fonctions de sorties dépendent uniquement des expressions logiques des variables d'entrées.



1. Codeurs

1.1.Définition

Les Codeurs sont utilisés pour la compression des données

Le principe de fonctionnement d'un codeur est le suivant : lorsqu'une entrée est activée, les sorties affichent la valeur correspondant au numéro de l'entrée dans le code binaire choisi. Un codeur peut être vu comme un convertisseur du code décimal vers un code binaire.

Une seule entrée du codeur doit normalement être activée à la fois. Dans le cas où le code en sortie est le code binaire pur, le circuit correspondant possède M entrées et n sorties.





Schéma fonctionnel d'un codeur

1.2.Synthèse de codeur

1.2.1. Codeur binaire 8 vers 3 (8 entrées vers 3 sorties)

Ce codeur reçoit une information codée sur une de ses huit entrées et génère l'équivalent binaire sur les sorties S0 à S2. Une seule entrée doit être active à la fois.



La table de vérité est la suivante :

Entrée activée (= 1)	Sorties		
	S2	S1	S0
$E0$	0	0	0
$E1$	0	0	1
$E2$	0	1	0
$E3$	0	1	1
$E4$	1	0	0
$E5$	1	0	1
$E6$	1	1	0
$E7$	1	1	1


Les équations de sortie du codeur sont :

$$S0 = E1 + E3 + E5 + E7$$

$$S1 = E2 + E3 + E6 + E7$$


$$S2 = E4 + E5 + E6 + E7$$

Le logigramme du codeur binaire 8 vers 3 :



1.2.2. Codeur binaire 16 vers 4 (16 entrées vers 4 sorties)

Ce codeur reçoit une information codée sur une de ses 16 entrées et génère l'équivalent binaire sur les 4 sorties S0 à S3. Une seule entrée doit être active à la fois.




La table de vérité est la suivante :

ENTREE ACTIVEE (=1)	SORTIES			
	S3	S2	S1	S0
E0	0	0	0	0
E1	0	0	0	1
E2	0	0	1	0
E3	0	0	1	1
E4	0	1	0	0
E5	0	1	0	1
E6	0	1	1	0
E7	0	1	1	1
E8	1	0	0	0
E9	1	0	0	1
E10	1	0	1	0
E11	1	0	1	1
E12	1	1	0	0
E13	1	1	0	1
E14	1	1	1	0
E15	1	1	1	1

Les équations de sortie du codeur sont :

$$\begin{aligned}
 S0 &= E1+E3+E5+E7+E9+E11+E13+E15 \\
 S1 &= E2+E3+E6+E7+E10+E11+E14+E15 \\
 S2 &= E4+E5+E6+E7+E12+E13+E14+E15 \\
 S3 &= E8+E9+E10+E11+E12+E13+E14+E15
 \end{aligned}$$

Le logigramme du codeur binaire 16 vers 4 :




1.2.3. Codeur de priorité

Un codeur est un dispositif qui traduit les valeurs d'une entrée dans un code choisi.

Si maladroitement plusieurs boutons sont enfoncés simultanément, le codeur binaire donne un résultat erroné car il ne sait plus quel numéro doit être codé. On utilise alors dans ce cas un codeur de priorité.

Un codeur de priorité est un dispositif réalisant le codage du numéro le plus élevé dans le cas où plusieurs boutons seraient actionnés.



Dans un tel codeur, si par exemple les deux entrées E_i et E_j sont activées simultanément, la réponse en sortie du circuit est $N=j$ si $j \geq i$, code relatif à l'entrée E_j .

Exemple : codeur de priorité 10 vers 4

La table de vérité du codeur de priorité est la suivante.

Entrée									Sorties			
E_9	E_8	E_7	E_6	E_5	E_4	E_3	E_2	E_1	S_3	S_2	S_1	S_0
0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0	1	0	0	0	1
0	0	0	0	0	0	0	1	x	0	0	1	0
0	0	0	0	0	0	1	x	x	0	0	1	1
0	0	0	0	0	1	x	x	x	0	1	0	0
0	0	0	0	1	x	x	x	x	0	1	0	1
0	0	0	1	x	x	x	x	x	0	1	1	0
0	0	1	x	x	x	x	x	x	0	1	1	1
0	1	x	x	x	x	x	x	x	1	0	0	0
1	x	x	x	x	x	x	x	x	1	0	0	1

Table de vérité du codeur de priorité

Les équations logiques associées aux sorties S_i se déduisent à partir de la table de vérité. On a alors :

$$\checkmark \quad S_3 = E_9 + \overline{E_9} \cdot E_8$$

$$\checkmark \quad S_2 = \overline{E_9} \cdot \overline{E_8} \cdot E_7 + \overline{E_9} \cdot \overline{E_8} \cdot \overline{E_7} \cdot E_6 + \overline{E_9} \cdot \overline{E_8} \cdot \overline{E_7} \cdot \overline{E_6} \cdot E_5 + \overline{E_9} \cdot \overline{E_8} \cdot \overline{E_7} \cdot \overline{E_6} \cdot \overline{E_5} \cdot E_4$$

En utilisant trois fois le théorème d'allègement : $X + \overline{X} \cdot Y = X + Y$, on obtient :

$$\begin{aligned}
 S_2 &= \overline{E_9} \cdot \overline{E_8} (E_7 + E_6 + E_5 + E_4) \\
 &= \overline{E_9} \cdot \overline{E_8} \cdot E_7 + \overline{E_9} \cdot \overline{E_8} \cdot E_6 + \overline{E_9} \cdot \overline{E_8} \cdot E_5 + \overline{E_9} \cdot \overline{E_8} \cdot E_4 \\
 \checkmark \quad S_1 &= \overline{E_9} \cdot \overline{E_8} \cdot E_7 + \overline{E_9} \cdot \overline{E_8} \cdot \overline{E_7} \cdot E_6 + \overline{E_9} \cdot \overline{E_8} \cdot \overline{E_7} \cdot \overline{E_6} \cdot \overline{E_5} \cdot \overline{E_4} \cdot E_3 + \overline{E_9} \cdot \overline{E_8} \cdot \overline{E_7} \cdot \overline{E_6} \cdot \overline{E_5} \cdot \overline{E_4} \cdot \overline{E_3} \cdot E_2
 \end{aligned}$$


En utilisant plusieurs fois le théorème d'allègement : $X + \overline{X} \cdot Y = X + Y$, on obtient :

$$\begin{aligned}
 S_1 &= \overline{E_9} \cdot \overline{E_8} (E_7 + E_6 + \overline{E_5} \cdot \overline{E_4} \cdot E_3 + \overline{E_5} \cdot \overline{E_4} \cdot E_2) \\
 &= \overline{E_9} \cdot \overline{E_8} \cdot E_7 + \overline{E_9} \cdot \overline{E_8} \cdot E_6 + \overline{E_9} \cdot \overline{E_8} \cdot \overline{E_5} \cdot \overline{E_4} \cdot E_3 + \overline{E_9} \cdot \overline{E_8} \cdot \overline{E_5} \cdot \overline{E_4} \cdot E_2 \\
 \checkmark \quad S_0 &= E_9 + \overline{E_8} \cdot E_7 + \overline{E_9} \cdot \overline{E_8} \cdot \overline{E_7} \cdot \overline{E_6} \cdot E_5 + \overline{E_9} \cdot \overline{E_8} \cdot \overline{E_7} \cdot \overline{E_6} \cdot \overline{E_5} \cdot \overline{E_4} \cdot E_3 + \overline{E_9} \cdot \overline{E_8} \cdot \overline{E_7} \cdot \overline{E_6} \cdot \overline{E_5} \cdot \overline{E_4} \cdot \overline{E_3} \cdot E_2 \cdot E_1
 \end{aligned}$$

De la même façon, on obtient :

$$S_0 = E_9 + \overline{E_8} \cdot E_7 + \overline{E_8} \cdot \overline{E_6} \cdot E_5 + \overline{E_8} \cdot \overline{E_6} \cdot \overline{E_4} \cdot E_3 + \overline{E_8} \cdot \overline{E_6} \cdot \overline{E_4} \cdot \overline{E_2} \cdot E_1$$

Le circuit logique du codeur de priorité est donné par la figure suivante



2. Décodeurs

2.1.Définition

Un décodeur est circuit logique qui possède N entrées et 2^N sorties. Pour chacune des combinaisons possibles des entrées, seule une ligne de sortie est validée.

Les décodeurs sont souvent dotés d'une ou plusieurs entrées de validation E qui servent à valider son fonctionnement.

Le schéma fonctionnel d'un décodeur à N bits est le suivant.




Schéma fonctionnel d'un décodeur

2.2.Synthèse de décodeur

2.2.1. Décodeur 3 vers 8 (3 entrées vers 8 sorties)


Avec un décodeur à trois bits d'entrée, on peut avoir huit combinaisons de sortie. Le décodeur comporte alors trois entrées X_0, X_1, X_2 et huit sorties $S_0, S_1, \dots, S_7$ validées par exemple à l'état haut. La table de vérité du décodeur est la suivante.

X_0	X_1	X_2	sorties
0	0	0	S_0
0	0	1	S_1
0	1	0	S_2
0	1	1	S_3
1	0	0	S_4
1	0	1	S_5
1	1	0	S_6
1	1	1	S_7

Les équations logiques associées aux sorties S_i se déduisent à partir de la table de vérité. On a alors :

$$\begin{aligned}
 S_0 &= \overline{X_0} \cdot \overline{X_1} \cdot \overline{X_2} \\
 S_1 &= \overline{X_0} \cdot \overline{X_1} \cdot X_2 \\
 S_2 &= \overline{X_0} \cdot X_1 \cdot \overline{X_2} \\
 S_3 &= \overline{X_0} \cdot X_1 \cdot X_2 \\
 S_4 &= X_0 \cdot \overline{X_1} \cdot \overline{X_2} \\
 S_5 &= X_0 \cdot \overline{X_1} \cdot X_2 \\
 S_6 &= X_0 \cdot X_1 \cdot \overline{X_2} \\
 S_7 &= X_0 \cdot X_1 \cdot X_2
 \end{aligned}$$

Le logigramme du décodeur 3 vers 8 est donné par la figure ci-dessous :



2.2.2. Décodeur 4 vers 16


La table de vérité de ce décodeur est :

A	B	C	D	SORTIES
0	0	0	0	S0
0	0	0	1	S1
0	0	1	0	S2
0	0	1	1	S3
0	1	0	0	S4
0	1	0	1	S5
0	1	1	0	S6
0	1	1	1	S7
1	0	0	0	S8
1	0	0	1	S9
1	0	1	0	S10
1	0	1	1	S11
1	1	0	0	S12
1	1	0	1	S13
1	1	1	0	S14
1	1	1	1	S15

Les équations de sorties sont les suivantes :

$$\begin{aligned}
 S0 &= \overline{A}\overline{B}\overline{C}\overline{D}; S1 = \overline{A}\overline{B}\overline{C}D; S2 = \overline{A}\overline{B}C\overline{D}; S3 = \overline{A}\overline{B}CD; S4 = \overline{A}B\overline{C}\overline{D}; S5 = \overline{A}B\overline{C}D; \\
 S6 &= \overline{A}BC\overline{D}; S7 = \overline{A}BCD; S8 = A\overline{B}\overline{C}\overline{D}; S9 = A\overline{B}\overline{C}D; S10 = A\overline{B}C\overline{D}; S11 = A\overline{B}CD; \\
 S12 &= AB\overline{C}\overline{D}; S13 = AB\overline{C}D; S14 = ABC\overline{D}; S15 = ABCD;
 \end{aligned}$$

Le logigramme du décodeur 4 vers 16 est :



3. Transcodeurs

3.1.Définition

Un transcodeur est un dispositif qui permet de faire passer une information d'un code C_1 à un autre code C_2 . Les plus importantes applications des transcodeurs sont la conversion de code et l'affichage par segments.

3.2.Conversion de code : transcodeur Gray-binaire

On prend le cas d'un transcodeur qui permet de convertir le code Gray à 4 bits en code binaire. La table de conversion est la suivante.

Gray				Binaire			
G_3	G_2	G_1	G_0	B_3	B_2	B_1	B_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	1	0	0	1	0
0	0	1	0	0	0	1	1
0	1	1	0	0	1	0	0
0	1	1	1	0	1	0	1
0	1	0	1	0	1	1	0
0	1	0	0	0	1	1	1
1	1	0	0	1	0	0	0
1	1	0	1	1	0	0	1
1	1	1	1	1	0	1	0
1	1	1	0	1	0	1	1
1	0	1	0	1	1	0	0
1	0	1	1	1	1	0	1
1	0	0	1	1	1	1	0
1	0	0	0	1	1	1	1

Table de conversion Gray-binaire

On utilise le diagramme de Karnaugh pour obtenir l'expression logique la plus simple des sorties B_i .

✓ Expression de B_3 :

	$\overline{G_1} \cdot \overline{G_0}$	$\overline{G_1} \cdot G_0$	$G_1 \cdot G_0$	$G_1 \cdot \overline{G_0}$
$\overline{G_3} \cdot \overline{G_2}$	0	0	0	0
$G_3 \cdot \overline{G_2}$	0	0	0	0
$G_3 \cdot G_2$	1	1	1	1
$G_3 \cdot \overline{G_2}$	1	1	1	1

On a $B_3 = G_3$

✓ Expression de B_2 :

	$\overline{G_1} \cdot \overline{G_0}$	$\overline{G_1} \cdot G_0$	$G_1 \cdot G_0$	$G_1 \cdot \overline{G_0}$
$\overline{G_3} \cdot \overline{G_2}$	0	0	0	0
$G_3 \cdot \overline{G_2}$	1	1	1	1
$G_3 \cdot G_2$	0	0	0	0
$G_3 \cdot \overline{G_2}$	1	1	1	1

On a $B_2 = G_3 \cdot \overline{G_2} + \overline{G_3} \cdot G_2 = G_3 \oplus G_2$

✓ Expression de B_1 :

	$\overline{G_1} \cdot \overline{G_0}$	$\overline{G_1} \cdot G_0$	$G_1 \cdot G_0$	$G_1 \cdot \overline{G_0}$
$\overline{G_3} \cdot \overline{G_2}$	0	0	1	1
$G_3 \cdot \overline{G_2}$	1	1	0	0
$G_3 \cdot G_2$	0	0	1	1
$G_3 \cdot \overline{G_2}$	1	1	0	0


On a $B_2 = \overline{G_3} \cdot \overline{G_2} \cdot G_1 + \overline{G_3} \cdot G_2 \cdot \overline{G_1} + G_3 \cdot G_2 \cdot G_1 + G_3 \cdot \overline{G_2} \cdot \overline{G_1} = G_3 \oplus G_2 \oplus G_1$

✓ Expression de B_0 :

	$\overline{G_1} \cdot \overline{G_0}$	$\overline{G_1} \cdot G_0$	$G_1 \cdot \overline{G_0}$	$G_1 \cdot G_0$
$\overline{G_3} \cdot \overline{G_2}$	0	1	0	1
$\overline{G_3} \cdot G_2$	1	0	1	0
$G_3 \cdot \overline{G_2}$	0	1	0	1
$G_3 \cdot G_2$	1	0	1	0

On a $B_2 = G_3 \oplus G_2 \oplus G_1 \oplus G_0$

Le circuit logique du transcodeur Gray-binaire est le suivant :



4. Multiplexeurs

4.1.Définition

Un multiplexeur (MUX) est un circuit logique qui possède 2^N entrées d'information (I_i), N entrées de sélection (S_i) et une sortie unique Z .

Sa fonction consiste à effectuer l'aiguillage de l'une des entrées d'information vers la sortie en fonction du code d'adresse appliqué sur les entrées de sélection.

On trouve aussi parfois dans un multiplexeur, une entrée de validation qui permet le bon fonctionnement du circuit.

La représentation fonctionnelle du multiplexeur est la suivante :




Schéma fonctionnel d'un multiplexeur

4.2. Synthèse de multiplexeurs

4.2.1. Multiplexeur à deux entrées

Un multiplexeur à deux entrées est un circuit logique qui est formé de deux entrées I_0 et I_1 et une seule entrée de sélection S .

La sortie Z est donnée par l'expression suivante :

$$Z = I_0 \cdot \bar{S} + I_1 \cdot S$$


- Quand $S=0$ alors $Z=I_0$.

Ce qui implique que Z est identique au signal d'entrée I_0 , signal qui peut être au niveau logique permanent ou variable.

- Quand $S=1$ alors $Z=I_1$.

Ainsi, Z est identique au signal d'entrée I_1 .

Le circuit logique du multiplexeur à deux entrées est le suivant :




4.2.2. Multiplexeur à quatre entrées

Dans ce cas, il y a quatre entrées I_0, I_1, I_2 et I_3 , qui seront transmises à la sortie selon le choix indiqué par l'une des quatre combinaisons possibles des sorties de sélections S_1, S_0 .

L'expression de sortie Z en fonction des entrées I_i et les codes de sélection est la suivante :

$$Z = \bar{S}_1 \cdot \bar{S}_0 \cdot I_0 + \bar{S}_1 \cdot S_0 \cdot I_1 + S_1 \cdot \bar{S}_0 \cdot I_2 + S_1 \cdot S_0 \cdot I_3$$

Le circuit logique du multiplexeur à quatre entrées est donné par le schéma suivant :




4.3. Application des multiplexeurs : génération de fonction

Il est possible d'utiliser un multiplexeur pour réaliser directement les fonctions logiques à partir d'une table de vérité, sans devoir passer par le processus de simplification.

Quand on utilise un multiplexeur à cette fin, les entrées de sélection reçoivent les variables logiques, et chaque entrée est raccordée en permanence à 0 ou 1 suivant la fonction à réaliser.

Exemple :

Dans cet exemple, on va générer une fonction logique à trois variables décrite par sa table de vérité. Pour cela, on doit utiliser un multiplexeur à huit entrées (2^3).



Synthèse d'une fonction logique à l'aide d'un multiplexeur

Les variables A, B, C sont raccordées respectivement à S_0 , S_1 , S_2 .

L'expression de Z est alors :

$$Z = \overline{C}.\overline{B}.A.I_1 + \overline{C}.B.\overline{A}.I_2 + C.B.A.I_7$$

La sortie $Z=1$ pour les entrées I_1 , I_2 , I_7 qui sont raccordés en permanence à 1. Donc l'expression logique de Z est :

$$Z = \overline{C}.\overline{B}.A + \overline{C}.B.\overline{A} + C.B.A$$

Application :

Soit l'expression logique à 4 variables A, B, C, D suivante :

$$Z = D.C.\overline{B}.\overline{A} + D.\overline{B}.A + \overline{D}.\overline{B}.\overline{A} + C.B$$

Réaliser cette fonction en utilisant un multiplexeur.

5. Démultiplexeurs

5.1.Définition

Un démultiplexeur (DEMUX) est un circuit logique qui possède une seule entrée I et 2^N voies de sortie. Il transmet les données d'entrées (données séries) vers une des 2^N voies de sortie selon l'adresse du code appliqué sur les N entrées de sélection, il fonctionne comme un commutateur.

Sa fonction consiste à effectuer l'aiguillage d'information. La différence entre le multiplexeur et le démultiplexeur réside dans les sens de circulation de l'information.

La représentation fonctionnelle du multiplexeur est la suivante :





Schéma fonctionnel d'un démultiplexeur

Exemple : démultiplexeur une entrée et deux sorties



- Si sélection = 0 alors sortie 1=E ;
- Si sélection = 1 alors sortie 2=E.