1 Especificação Módulo decSeq00

O módulo decSeq00 é responsável por decodificar um endereço de 4 bits (address) em um valor de saída de 4 bits (output). Este módulo fornece um valor fixo de saída para todos os endereços possíveis.

1.1 Interfaces

• INPUT

 address (wire [3:0]): Representa o endereço de 4 bits que será decodificado (aqui será necessário modificar o nome - output é uma primitiva do verilog - atenção esse sinal propaga para outros módulos).

• OUTPUT

 output (reg [3:0]): Representa o valor decodificado de 4 bits correspondente ao endereço de entrada.

1.2 Funcionamento

O módulo decodifica o valor do address de entrada, fornecendo o valor fixo de saída 4'b0001 para todos os endereços possíveis:

```
• address = 4'b0000: output = 4'b0001
```

- address = 4'b0001: output = 4'b0001
- address = 4'b0010: output = 4'b0001
- address = 4'b0011: output = 4'b0001
- address = 4'b0100: output = 4'b0001
- address = 4'b0101: output = 4'b0001
- address = 4'b0110: output = 4'b0001
- address = 4'b0111: output = 4'b0001
- address = 4'b1000: output = 4'b0001
- address = 4'b1001: output = 4'b0001
- address = 4'b1010: output = 4'b0001
- address = 4'b1011: output = 4'b0001
- address = 4'b1100: output = 4'b0001
- address = 4'b1101: output = 4'b0001
- address = 4'b1110: output = 4'b0001
- address = 4'b1111: output = 4'b0001