Trabajo Práctico de Laboratorio Nr. 1

Electrónica 3 - 2018

EJERCICIO 1

Los sistemas digitales disponen de registros y buses de tamaños específicos que limitan la cantidad de bits disponibles para la representación de los datos. Es habitual mencionar que el sistema trabaja con datos de 8, 16, 32 bits, o en punto flotante de simple/doble precisión. Por lo tanto, las representaciones que se utilizan tienen limitaciones, y los cálculos están siempre sujetos a aproximaciones y por ende a errores. Para caracterizar los sistemas de representación y compararlos se definen tres parámetros importantes:

- Rango: El rango de un sistema está dado por el número mínimo y el número máximo representables. Por ejemplo, en binario con cinco dígitos es [0, 31]
- Capacidad de representación: Es la cantidad de tiras distintas que se pueden representar. Por ejemplo, si tengo un sistema restringido a 5 bits, sería 25 tiras, es decir, 32.
- Resolución: Es la mínima diferencia entre un número representable y el siguiente. Por ejemplo, en binario con dos dígitos fraccionarios es 0.01.

En este ejercicio se implementó un código en C para determinar, a partir de la cantidad de dígitos de la parte entera y fraccionaria de cierta convención de punto fijo (signado y no signado), el rango, la capacidad y la resolución.

EJERCICIO 2

PARTE 1

Teniendo la expresin en maxitrminos: $f(d, c, b, a) = \prod (M_0, M_1, M_5, M_7, M_8, M_{10}, M_{14}, M_{15})$ Realizaremos una simplificacin de esta productoria con lgebra booleana, pero antes identificaremos cada trmino:

Maxitrminos:

```
M_{0} = \underline{d} + c + b + a \; ; \; M_{1} = \underline{d} + c + b + \overline{a} \; ; \; M_{5} = \underline{d} + \overline{c} + b + \overline{a} \; ; \; M_{7} = \underline{d} + \overline{c} + \overline{b} + \overline{a} \; ; \\ M_{8} = \overline{d} + c + b + a \; ; \; M_{10} = \overline{d} + c + \overline{b} + a \; ; \; M_{14} = \overline{d} + \overline{c} + \overline{b} + a \; ; \; M_{15} = \overline{d} + \overline{c} + \overline{b} + \overline{a} \; ; \\ \text{Ahora pasaremos a realizar la productoria:} \\ f(\underline{d}, c, b, a) = M_{0} * M_{1} * M_{5} * M_{7} * M_{8} * M_{10} * M_{14} * M_{15} \\ f = (\underline{d} + \underline{c} + b + \underline{a}) * (\underline{d} + \underline{c} + b + \overline{a}) * (\underline{d} + \overline{c} + \overline{b} + \overline{a}) * (\overline{d} + \overline{c} + \overline{b} + \overline{a})
```

Podemos notar que entre el maxitrmino M_0 y M_1 se puede aplicar la propiedad de combinacin y eliminar la variable a ya que:

```
(d + c + b + a) * (d + c + b + \overline{a}) = (d + c + b)
```

De la misma forma en los trminos M_5 y M_7 se puede eliminar la variable b, entre los trminos M_8 y M_{10} se elimina la variable b, y entre los trminos M_{14} y M_{15} se elimina la variable a. Entonces se puede eliminar algunas variables y reducir la ecuacin a:

```
f(d,c,b,a) = (d+c+b)*(d+\overline{c}+\overline{a})*(\overline{d}+c+a)*(\overline{d}+\overline{c}+\overline{b})
```

Para no complicar tanto la ecuacin y no enredarnos vamos a separar la funcin principal en 2, para que $f(d, c, b, a) = f_1(d, c, b, a) * f_2(d, c, b, a)$, definiendo a cada una de la siguiente forma:

```
f_1(d,c,b,a) = (d+c+b)*(\overline{d}+\overline{c}+\overline{b}) \text{ y } f_2(d,c,b,a) = (\overline{d}+c+a)*(d+\overline{c}+\overline{a})
```

A partir de ahora analizaremos solo f_1 y veremos el resultado que se obtiene. No haremos el anlisis para f_2 ya que ser el mismo pero con un resultado final distinto.

```
f_1 = (d+c+b)*(\overline{d}+\overline{c}+\overline{b}) = d*\overline{c}+d*\overline{b}+c*\overline{d}+c*\overline{b}+b*\overline{d}+b*\overline{c}+d*\overline{d}+c*\overline{c}+b*\overline{b}
```

Vamos a recordar un teorema de 1 variblae $X * \overline{X} = 0$ y a reordenar los trminos:

```
f_1 = b * \overline{c} + \overline{c} * d + \overline{b} * d + b * \overline{d} + \overline{d} * c + \overline{b} * c
```

Para poder seguir reduciendo la ecuacin vamos a utilizar la propiedad del consenso $(x+y)*(y+z)*(\overline{x}+z) = (x+y)*(\overline{x}+z)$ con los primeros 3 trminos, y luego con los segundos 3 trminos, entonces:

$$b*\overline{c}+\overline{c}*d+\overline{b}*d=b*\overline{c}+\overline{b}*d ; b*\overline{d}+\overline{d}*c+\overline{b}*c=b*\overline{d}+\overline{b}*c$$

$$f_1 = b * \overline{c} + \overline{b} * d + b * \overline{d} + \overline{b} * c = (b * (\overline{c} + \overline{d}) + \overline{b} * (c + d))$$

De la misma forma, para f_2 quedar:

$$f_2 = a * \overline{c} + a * \overline{d} + \overline{a} * c + \overline{a} * d = (a * (\overline{c} + \overline{d}) + \overline{a} * (c + d))$$

Figure 0.1: TP1EJ2c_electroiii

Figure 0.2: TP1EJ2d_electroiii

Volviendo a *f* obtenemos:

$$f = f_1 * f_2 = (b * (\overline{c} + \overline{d}) + \overline{b} * (c + d)) * (a * (\overline{c} + \overline{d}) + \overline{a} * (c + d))$$

Aplicando la propiedad distributiva:

$$f = ab(\overline{c} + d)(\overline{c} + \overline{d}) + a\overline{b}(c + d)(\overline{c} + d) + \overline{a}b(c + \overline{d})(\overline{c} + \overline{d}) + \overline{a}\overline{b}(c + \overline{d})(c + d)$$

Para reducir estos trminos utilizamos la propiedad de combinacion de 2 variables, ya que $(X + Y)(X + \overline{Y}) = X$:

$$(\overline{c}+d)(\overline{c}+d)=\overline{c}$$
; $(c+d)(\overline{c}+d)=d$; $(c+d)(\overline{c}+d)=d$; $(c+d)(c+d)=c$

Entonces como resultado final obtenemos que:

$$f(d,c,b,a) = ab\overline{c} + a\overline{b}d + \overline{a}b\overline{d} + \overline{a}\overline{b}c = \overline{d}b\overline{a} + d\overline{b}a + \overline{c}ba + c\overline{b}\overline{a}$$

PARTE 2

Ahora veremos que sucedera si vieramos el problema desde los mapas de Karnaugh, teniendo los mismos maxitrminos.

dc \ ba	00	01	11	10
00	0	1	1	0
01	0	0	1	1
11	1	0	0	1
10	1	1	0	0

Agrupamos todos los maxitrminos de a pares verticales, M_0 con M_1 , M_5 con M_7 , M_8 con M_{10} y M_{14} con M_{15} . Al primer par lo llamaremos I_1 , al segundo I_2 , al tercero I_3 y el ltimo lo llamaremos I_4

3 PARTE

DaDo el resultado final, el circuito utilizando solo compuertas NOT, AND y OR es el siguiente:

4 PARTE

Para utilizar solo compuertas NAND por ser el grupo 4, necesitamos trabajar sobre f(d, c, b, a) viendo que si se niega 2 veces la ecuacin final para mantener la igualdad, luego de aplicar el teorema de De Morgan, obtendremos un resultado que puede tratarse de un conjunto de compuertas NAND y NOT:

$$\overline{\overline{f}} = \overline{\overline{d}b\overline{a} + d\overline{b}a + \overline{c}ba + c\overline{b}\overline{a}} = \overline{(\overline{d}b\overline{a})} * \overline{(\overline{d}ba)} * \overline{(\overline{c}ba)} * \overline{(\overline{c}ba)} * \overline{(\overline{c}b\overline{a})}$$

Analizando el nuevo resultado final podemos notar que se trata solo de productos negados y algunas entradas negadas, siendo as necesarias 5 compuertas NAND's y 4 NOT's, o simplemente 9 NAND's (el ejercicio solo pide NAND). El circuito sera el siguiente:

EJERCICIO 4

En primer lugar a continuacin se presenta la tabla de verdad para la salida, la cual se presenta de la forma Y3, Y2, Y1, Y0 (bit ms significativo al menos significativo y analogamente para la entrada).

Lo siguiente que se realizo fueron los mapas de Karnaugh para cada bit de la salida, para Y0 arriba a la izquierda, para Y1 arriba a la derecha, para Y2 abajo ala izquierda y para Y3 abajo a la derecha: Para Y0:

Con estos mapas de Karnaugh obtenemos para cada salida las siguientes expresiones en funcin de los mintrminos: $Y0 = m_1.m_3.m_5.m_7m_{13}.m_{15}.m_9.m_{11}$

 $Y1 = m_1.m_5.m_{13}.m_9 + m_2.m_6.m_{16}.m_{10}$

 $Y2 = m_4.m_{12} + m_1.m_3.m_9.m_{11} + m_3.m_2.m_{11}.m_{10}$

 $Y3 = m_8 + m_4.m_5.m_7.m_6 + m_1.m_3.m_5.m_7 + m_3.m_2.m_7.m_6$

Y si procedemos a simplificar obtenemos: Y0 = A0

 $Y1 = A0.\overline{A1} + \overline{A0}.A1$

	Entr	adas			Sali	idas	
A3	A2	A1	A0	Y3	Y2	Y1	YO
0	0	0	0	0	0	0	0
0	0	0	1	1	1	1	1
0	0	1	0	1	1	1	0
0	0	1	1	1	1	0	1
0	1	0	0	1	1	0	0
0	1	0	1	1	0	1	1
0	1	1	0	1	0	1	0
0	1	1	1	1	0	0	1
1	0	0	0	1	0	0	0
1	0	0	1	0	1	1	1
1	0	1	0	0	1	1	0
1	0	1	1	0	1	0	1
1	1	0	0	0	1	0	0
1	1	0	1	0	0	1	1
1	1	1	0	0	0	1	0
1	1	1	1	0	0	0	1

A3A2	00	01	11	10	A3A2	00	01	11	10	A3A2	00	01	11	10
A1A0					A1A0			•		A1A0		•	•	
00	0	0	0	0	00	0	0	0	0	00	0	1	1	0
01	1	1	1	1	01	1	1	1	1	01	1	0	0	1
11	1	1	1	1	11	0	0	0	0	11	1	0	0	1
10	0	0	0	0	10	1	1	1	1	10	1	0	0	1
	•				A3A2	00	01	11	10			•		
					A1A0									
					00	0	1	0	1					
					01	1	1	0	0					

$$Y2 = A0.\overline{A2} + A1.\overline{A2} + \overline{A0}.\overline{A1}.A2$$

 $Y3 = A0.\overline{A3} + A1.\overline{A3} + A2.\overline{A3} + \overline{A0}.\overline{A1}.\overline{A2}.A3$

Y por ltimo podemos representar las salidas en funcin de las entradas con las compuertas lgicas como se puede observar en los grficos que mostramos a continuacin, donde no representamos Y0 ya que es directamente igual a la entrada A0:

Y1CompuertasLogicas.png		

Y2CompuertasLogicas.png		

Y3CompuertasLogicas.png		
TooompucrumbHogroub.pmg		