Comentarios:

- -Falta agregar tildes
- -Falta implementar circuito en verilog

1 Ejercicio 4

1.1 Introduccion

Para implementar un circuito que convierta un numero binario de 4 bits en su complemento a dos se empezo pensando este circuito como una caja negra con 4 entradas y 4 salidas:




Figure 1: Caja Negra Complemento a $2\,$

A su vez, sabemos que el complemento a dos se realiza aplicando el complemento a uno y luego sumando uno al resultado. Por lo que se puede representar mediante el siguiente conjunto de "cajas negras":




Figure 2: Caja Negra Complemento a 2

La salida tras el complemento a uno sabemos que es cada bit negado, es decir que atraviesan una compuerta NOT. De esta manera a la salida de el complemento a uno que se obtiene es: $\overline{a}\overline{b}\overline{c}\overline{d}$

Ahora lo unico que falta es sumarle uno.

1.2 Expresion de la salida en minterminos

La expresion de la salida queda determinada por las entrada a traves de la siguiente formula deducida en la introduccion:

$$\overline{a}\overline{b}\overline{c}\overline{d} \\
+0001 \\
---- \\
efgh$$

Para la creacion de las tablas de valor se debe observar que el output de cada bit depende de el resultado de el input de los bits menos significativos que con el que se esta trabajando.

Para el BMS la tabla de verdad es muy simple y no vale la pena el uso de minterminos por lo que se vera a continuacion:

Table 1: Tabla para bit h
$$\begin{array}{c|cccc} \overline{d} & \mathbf{1} & \mathbf{h} \\ \hline 1 & 1 & 0 \\ \hline 0 & 1 & 1 \end{array}$$

Facilmente de la tabla se puede observar que h resulta ser la entrada negada. Por lo que resulta la primera relacion de entrada-salida:

$$h(d) = \overline{\overline{d}} \tag{1}$$

Para la salida correspondiente a el bit g la tabla de verdad es de la siguiente manera:

Table 2: Tabla para bit g
$$\begin{array}{c|c|c|c}
\hline c & \overline{d} & \mathbf{g} \\
\hline 0 & 0 & 0 \\
0 & 1 & 1 & (m_1) \\
1 & 0 & 1 & (m_2) \\
1 & 1 & 0
\end{array}$$

Al escribir la salida en funcion de los minterminos se llega a la siguiente expresion:

$$g(c,d) = m_1 + m_2$$

$$g(c,d) = \overline{c}d + \overline{c}d$$
(2)

Ahora para el bit f se requiere una tabla de verdad de tres variables ya que ahora depende del carry causado por las variables de entrada c y d:

Table 3: Tabla para bit f

\overline{b}	\overline{c}	\overline{d}	\mathbf{f}
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	$1(m_3)$
1	0	0	$1(m_4)$
1	0	1	$1(m_5)$
1	1	0	$1(m_6)$
1	1	1	0

Al escribir la salida en funcion de los minterminos se llega a la siguiente expresion:

$$f(b, c, d) = m_3 + m_4 + m_5 + m_6$$

$$f(b,c,d) = \overline{b}\overline{c}\overline{d} + \overline{b}\overline{c}\overline{d} + \overline{b}\overline{c}\overline{d} + \overline{b}\overline{c}\overline{d} + \overline{b}\overline{c}\overline{d}$$
(3)

Para el bit e la tabla de verdad es la siguiente:

Table 4: Tabla para bit ϵ						
\overline{a}	\overline{b}	\overline{c}	\overline{d}	e		
0	0	0	0	0		
0	0	0	1	0		
0	0	1	0	0		
0	0	1	1	0		
0	1	1 0 0	0	0		
0	1	0	1	0		
0	1	1	0	$1(m_6)$		
0	1	1	1	$1(m_7)$		
1	0	$0 \\ 0$	0	$1(m_8)$		
1	0	0	1	$1(m_9)$		
1	0	1	0	$1(m_{10})$		
1	0	1 0 0	1	$1(m_{11})$		
1	1	0	0	$1(m_{12})$		
1	1	0	1	$1(m_{13})$		
1	1	1	0	$1(m_{14})$		
1	1	1	1	0		
	'			'		

Al escribir la salida en funcion de los minterminos se llega a la siguiente expresion:

$$e(a, b, c, d) = m_6 + m_7 + m_8 + m_9 + m_{10} + m_{11} + m_{12} + m_{13} + m_{14}$$

$$e(a,b,c,d) = \overline{a}\overline{b}\overline{c}\overline{d} + \overline{a}\overline{b}\overline{c}\overline{d}$$

(4)

1.3 Simplifiacion de las ecuaciones resultantes

Para reducir las 4 expresiones resultantes procedemos a utilizar la propiedad:

$$\overline{\overline{a}} = a$$

Lo cual da como resultado las 4 siguientes ecuaciones:

1.4 Circuito Resultante