Ejercicio 2

Se tomaron los datos de máximos y mínimos de las entradas y salidas para los distintos estados de las hojas de datos de los circuitos en cuestión, y se exhiben en el cuadro 1.

	Vcc	Voltage (25 C)	Vcc	Voltage (25 C)	Vcc	Voltage (25 C)
	74HC02		74HCT02		74LS02	
Minimum HIGH Level Input Voltage	2.0V	1.5V				
	4.5V	3.15V	4.5V a 5.5V	2V	4.75V	2V
	6.0V	4.2V				
Maximum LOW Level Input Voltage	2.0V	0.5V				
	4.5V	1.35V	4.5V a 5.5V	0.8V	4.75V	0.8V
	6.0V	1.8V				
Minimum HIGH Level Output Voltage	2.0V	1.9V				
	4.5V	4.4V	4.5V a 5.5V	4.4V	4.75V	2.7V
	6.0V	5.9V				
Maximum LOW Level Output Voltage	2.0V	0.1V				
	4.5V	0.1V	$4.5\mathrm{V}~\mathrm{a}~5.5\mathrm{V}$	0.1V	4.75V	0.5V
	6.0V	0.1V				

Cuadro 1: Tabla de información obtenida de las hojas de datos

Como se ilustra en las figuras para los cuatro casos planteados, sólo habría problemas si se intenta conectar un transistor HC a la salida de un LS: la salida alta del LS puede caer en la región indeterminada de la entrada del HC, y sin que falle ningún componente fallaría el circuito.

En todos los demás casos se genera un margen de error para las entradas de los transistores.




Figura 1: Niveles de tensión para caso HC-¿LS.




Figura 2: Niveles de tensión para caso LS-¿HC.




Figura 3: Niveles de tensión para caso HCT-¿LS.

Procedimos a alimentar una compuerta del integrado LS02 con la salida de una misma compuerta pero del integrado HC02, y luego alimentamos de la misma manera pero en sentido inverso. Pudimos notar que hay




Figura 4: Niveles de tensión para caso LS-¿HCT.

zonas donde el circuito armado no debería andar de forma óptima por el margen de ruido que manejan las distintas compuertas pero funciona igual ya que la caída de tensión en el LS02 no es tan grande y alcanza a caer cerca del límite del HC02 con 4,2V aproximadamente que es el mínimo del estado HIGH para el HC02. Si hubiera sido menor el valor de la tensión no hubiéramos obtenido alguna salida por lo marcado en las hojas de datos.

El fan-out está determinado por la cantidad de corriente que puede aceptar en la entrada cada CI y es la cantidad de pines que puede alimentar un CI con alguna de sus salidas. En la tecnología CMOS(HC) según su hoja de dato acepta 20mA como máximo, mientras que la tecnología TTL(LS) acepta 0,4mA como máximo en la entrada y 8mA en la salida. Haciendo las cuentas directas de estos casos, con la salida de un integrado LS puedo alimentar hasta 20 entradas LS, mientras que con un HC puedo alimentar 50 entradas LS. Cabe destacar que en la hoja de datos que brinda el fabricante solo asegura el funcionamiento de hasta 10 pines LS-TTL con una salida del HC, el cual debe ser para el peor caso que puede surgir para este integrado.

Al hacer las mediciones alimentando con el HCT y notamos un comportamiento mejor en cuanto la alimentación del LS02, ya que la tecnología HCT es a base de CMOS pero tiene una gran tolerancia con la tecnología TTL en cuanto a los valores de tensión.