INSTITUTO TECNOLÓGICO DE BUENOS AIRES

22.13 ELECTRÓNICA III

Trabajo Práctico de Laboratorio Nº 2

Grupo 5:

Matías Larroque Leg. 56597

Lucero Guadalupe Fernandez Leg. 57485

Manuel Mollón Leg. 58023

Ezequiel VIJANDE Leg. 58057 Profesor:

Kevin DEWALD Pablo WUNDES

Entregado: 18 de Octubre de 2018

IMPLEMENTACIÓN DE TABLA DE VERDAD CON COMPUERTAS LÓGICAS

El objetivo fue implementar la tabla de verdad con compuertas lógicas discretas. Se sabe que simplificando ya sea con máxterminos o mintérminos se llega a la expresión mínima, es decir a la máxima simplificación; por lo que se procedió a simplificar con mintérminos, resultando en la siguiente expresión, acorde al mapa de Karnaugh ??:

$$0 \quad 0 \quad 1 \quad 0 \quad 0 \\ +\overline{B}C \quad (1.1) \quad 1 \quad 1 \quad 0 \quad 1$$

ab 00

 $Y = \overline{A}B + \overline{B}C$

La expresión anterior es la que representa el menor costo pues se implementa con la menor cantidad posible de compuertas. Sin embargo, se observa que al transicionar entre los grupos (A, B, C) = (0, 1, 1), -en verde-, y (A, B, C) = (0, 0, 1), -en azul-, es decir variando el estado de la variable B, el comportamiento será incierto, pues no está cubierta por ningún mintérmino. Para medir ésto, se conectó la entrada A a masa, y C, a +Vcc (5 V). La señal B se simuló con una onda cuadrada generando así la transición entre los susodichos estados. Esto se puede ver en la

Cuadro 1.1: Mapa de Karnaugh de menor costo.

01

11

10

figura ??; la entrada es la señal amarilla, y la verde la salida, que se encuentra en un nivel de tensión alta, es decir un 1 lógico, como era de esperar. Por otro lado, cuando B varía de 5 V a 0 V, se observa un comportamiento indeseado que se debe a los tiempos de delay propios de las compuertas lógicas.




Figura 1.1: Circuito utilizado de menor costo.





Figura 1.2: Glitch observado señalado en rojo al variar la señal B.

Para evitar este incoveniente lo que se puede hacer es agregar un grupo al mapa de Karnaugh entre los estados problemáticos, para asegurarse que la salida, al transicionar entre los mismos, se mantenga siempre en el mismo valor. Entonces, agregando un mintérmino, la función queda simplificada a:

$$Y = \overline{A}B + \overline{B}C + \overline{A}C \tag{1.2}$$

Lo que da como resultado el circuito ??, que si bien requiere una compuerta más (un OR); y además un AND de tres entradas, evita que haya glitches.







Figura 1.3: Mapa de Karnaugh sin glitches.

Figura 1.4: Circuito utilizado de mayor costo.

2. Entradas flotantes en compuertas TTL y CMOS

Se implementaron los siguientes circuitos:






Figura 2.1: Compuerta AND TTL con entrada flotante.

Figura 2.2: Compuerta OR CMOS con entrada flotante.

En primer lugar, en el caso de la compuerta TTL se conectó una entrada a Vcc (5V) y se dejó la otra flotante (figura **??**), es decir no se le realizó ninguna conexión y se midió la salida, que se observó constante como un 1 lógico (aproximadamente 5V).

En el caso de la CMOS, se dejó también un input flotante y otro se lo conectó a masa, como se ve en la figura $\ref{eq:constraint}$. Se observó en este caso ruido de línea de 50Hz, con amplitud que variaba entre 0-0.8V, que no se encontraba entre las tensiones high y low de salida del CMOS $(V_{OH} \ y \ V_{OL})^1$, es decir, la salida era indefinida (no era ni un 1 ni un 0 lógico).





Figura 2.3: Ruido observado del CMOS con entrada flotante.

¹Datos sacados de la datasheet: ver figura ??.



Cuadro 2.1: Circuito implementado.

Para el CMOS este comportamiento puede deberse a que tienen altas impedancias de entrada por lo que al dejar una entrada flotante funciona como antena, induciéndose corrientes, por ejemplo, por ruido, lo que genera tensiones a la entrada de la compuerta ocasionando un nivel de tensión high o low incierto a la salida. Para que no ocurra ésto, el fabricante recomienda conectar las entradas que no se utilizan ya sea a GND o a Vcc, para evitar estados operacionales indefinidos.²

A continuación se implementó el circuito de la figura $\ref{eq:continuación}$. No se observó ningún comportamiento indeseado, sin embargo, si se observan las figuras $\ref{eq:continuación}$ que muestran los niveles de tensión high y low de entrada y salida para una compuerta TTL y CMOS $(V_{OH}/V_{OL} \ y \ V_{IH}/V_{IL})$, se pueden encontrar problemas si, por ejemplo, la tensión de entrada

al circuito es de 3V; ésto ocasionaría que la salida de la TTL estuviera entre los 2.4V-5V para un 1 lógico, que podría presentar cierta incompatibilidad con los valores de tensión de entrada de la CMOS, ya que podría caer dentro de la zona indefinida, resultando en una salida incierta del circuito.

Posibles soluciones a este inconveniente serían utilizar mismas familias de compuertas, es decir, ambas TTL (LS) o CMOS (HC), lo que corrige estas ambigüedades.

Una entrada flotante en un TTL es considerada como un 1 lógico a la entrada.

Figura 2.4: Compuerta AND TTL con entrada flotante. Figura 2.5: Compuerta OR CMOS con entrada flotante.

another solution is to connect unused inputs to an input of the same gate that is in use. The function of the device is unaffected. This circuit arrangement can be used equally well with AND (NAND) as with OR (NOR) gates NOTA: seccion Unused Inputs http://www.ti.com/lit/an/sdya009c/sdya009c.pdf

leer tambien esto http://www.ti.com/lit/an/scba004d/scba004d.pdf

²Referirse a la hoja de datos del fabricante: http://www.ti.com/lit/ds/symlink/sn54hc32-sp.pdf.