

Instituto Tecnologico de Buenos Aires

Ingeniera Electronica

ELECTRONICA III

Implementación de circuitos logicos

Autores:

Martín Rodriguez Turco Tobias Scala Guido Panaggio Juan Martin Laguinge Profesores:
Kevin DEWALD
Pablo WUNDES
Sebastian FALCONARO

18 de octubre de 2018

Índice general

	List of Figures	2
	List of Tables	3
1.	NotGATE	4
	1.0.1. Objetivo	4
2.	NoiseMargin	5
3.	Implementación de Tabla de Verdad	7
4.	TTL y CMOS	12
5.	Flip Flop y Latch	13
6.	Contador Ascendente	14
	6.1. Funcionamiento Lógico del Contador Ascendente	14
	6.2. Tipos de Contadores	14
	6.2.1. Análisis de Ambos Circuitos	15
7.	Ultrasonido	16
	7.0.1. Objetivo	16
	7.0.2. Analisis	17
Aı	ppendix	18
Re	eferences	19

Índice de figuras

Índice de cuadros

2.1.	Datasheet	ŀ
2.2.	Valores Experimentales	6
3.1.	Mediciones Realizadas	10
6.1.	Tabla de Verdad del Contador (3 bits)	14

NotGATE

1.0.1. Objetivo

Implementar de dos manera diferente una compuerta NOT utilizando transistores de tecnologia BJT

Tabla de verdad NOT GATES

INPUT	OUTPUT
0	1
1	0

 $https://www.youtube.com/watch?v{=}XpN0IQMHo7k$

NoiseMargin

Se realizo una comparación entre el cambio de márgenes de ruido causados por la combinación entre las compuertas 74HC02 y 74LS02 y, entre 74HCT02 y 74LS02. Pero primero expondremos una breve síntesis entre las diferencias esenciales entre ellas. La primera diferencia esencial entre ellas es el transistor interno que usan, las compuertas HCT v HC es un transistor de efecto de campo, CMOS, mientras que las compuertas LS utilizan un transistor bipolar, BJT. Debido a esto la compuerta LS van a requerir mayor potencia que las demás, pero van a tener tiempos más rápidos mientras que las HCT y HC a pesar de requerir un mayor tiempo van a tener un bajo consumo de tiempo. Por último, la diferencia esencial entre la HCT y la HC es que una posee una salida más compatible para la alimentación de las LS, de forma tal que una combinación de HC y LS va a tener problemas dado por las diferencias de salida del HC y la entrada requerida en LS mientras que para la HCT esto no sucede. Del datasheet se pueden obtener los siguientes valores en donde V_{IHmin} es la mínima tensión de entrada que la compuerta reconoce como High, V_{ILmax} es la máxima tensión de entrada que la compuerta reconoce como Low, V_{OHmin} es la mínima tensión de salida dada por la compuerta dado que esta en High y V_{OLmax} es la máxima tensión de salida dada por la compuerta dado que esta en Low.

Cuadro 2.1: Datasheet					
Integrado digital	V_{IHmin}	V_{OHmin}	V_{ILmax}	V_{OLmax}	
74HC02	2,4 V	4,32 V	2,1 V	0,15 V	
74HCT02	2 V	4,32 V	0,8 V	0,15 V	
74LS02	2 V	2,7 V	0,8 V	0,5 V	

Luego de la combinación en donde un circuito alimenta al otro, se obtuvieron los siguientes valores:

Cabe mencionar que, durante la experiencia, las mediciones se realizaron con una señal cuadra de amplitud 20 mV en donde se fue variando el offset para poder obtener los valores medidos y que se uso una protobaord con lo cual los valores pueden presentar ligeros errores. Además, hay que mencionar que durante la experiencia se encontró un intervalo

Cuadro 2.2: Valores Experimentales

Circuitol	V_{IHmin}	V_{OHmin}	V_{ILmax}	V_{OLmax}
$HC \dashrightarrow LS$	2,5 V	4,1 V	2,3 V	0,15 V
$LS \dashrightarrow HC$	1,1 V	2,51 V	0,94 V	0,02 V
$HCT \dashrightarrow LS$	1,2 V	4 V	1 V	0,15 V
$LS \dashrightarrow HCT$	1,1 V	2,4 V	0,950 V	0,02 V

de 1,1 V a 0,9 V el cual dependiendo del pasado se tenía, para obtener un estado de Low o High en la compuerta LS dado que fuera alimentada con una HC y que en la HCT el intervalo era de 1 V a 0,95 V. Esto se puede deber a que la compuerta HC/HCT no podía darle la corriente necesaria para la polarización del transistor BJT de la LS causando que no funcione correctamente. Se debe mencionar que en ese intervalo devolvía High dado que viniera del estado High y Low si venia del estado Low.

Para el cálculo del fan-out se obtuvo de la datasheet que los componentes 74HC02 y 74HCT02 tenían la siguiente corriente de entrada, $I_i = \pm 1\mu A$ y una corriente de salida, $I_o = \pm 4mA$ mientras que para la 74LS02 los valores fueron $I_i = \pm 20\mu A$ para el High mientras que $I_i = \pm -0, 4mA$ para el Low y $I_o = \pm -0, 4mA$ para el High y $I_o = \pm 8mA$ para el Low respectivamente.

Luego utilizando la fórmula de fan-out, $fan-out=|I_o/I_i|$ en donde se realiza tanto para el estado High como el Low y uno se queda con el valor más chico. Entonces obtenemos que para las compuestas HC y HCT se le pueden alimentar hasta 10 LS mientras que para la LS podemos alimentar hasta 400 HC/HCT.

Podemos concluir, que la conexión entre elementos de distintos tipo siempre puede acarrear problemas, pero para evitar un cambio drástico en el margen de Ruido es necesario utilizar compuertas tales que sean compatibles entre si como la HCT y la LS pero se debe tener en cuenta que las diferencias dadas en las tensiones de salida son debidas a la salida que puede dar el elemento con lo cual a menos que posean salidas iguales siempre se van a ver diferentes. Por ultimo, debido a que los valores de las tensiones de input son iguales en el LS y HCT el orden en el cual se conectan es casi indistinto mientras que para la HC por las diferencias de estas el orden cambia drásticamente la salida.

Implementación de Tabla de Verdad

Dada la siguiente tabla de verdad se pide implementarla fisícamente haciendo uso de compuertas logicas.


a	b	c	Y
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

Para poder traducir dicha tabla se empleo un mapa de Karnaugh el cual cuenta con sus respectivas 3 variables.

a b	^c 00	01	11	10
0	0	1	1	1
1	0	1	0	0

En estas instancias se debio decidir cual metodo llevaria a una configuración más simple. Es decir, que se debio discernir si era más conveniente la agrupación por maxterminos o por minterminos.

Debajo detallamos ambas agrupaciones



Podemos observar que obtenemos la misma cantidad de grupos por lo que la complejidad del circuito no se ve reducida. Sin embargo podemos observar que en ambos casos queda un grupo sin escojer. Arbitrariamente optamos por utilizar la expresión minima en minterminos.

a b	c 00	01	11	10
0	0	1	1	1
1	0	1	0	0

La ecuación logica simplificada resultante:


$$Y = \overline{B}C + \overline{A}B$$

Si bien de manera teorica esta representación de la tabla cumple completamente con los estipulado por la tabla, en la realidad surgen situaciones que podría no garantizar que la implementación responda fielmente a la tabla durante las transiciones entre estados. Con el fin de salvaguardarnos de este potencial inconveniente se añade ese grupo que habia sido descartado por el mapa de Karnaugh.

$$Y = \overline{B}C + \overline{A}B + \overline{A}C$$

Por ultimo, el mapa de Karnaugh nos provee de la minima función que representa la tabla de verdad. Es decir la expresión de menor costo. Pero esta no tiene en cuenta el verdadero costo de manufactura. El cual es una factor decisivo. Sin recurrir a ningun tipo de optimización manual hubiesemos obtenido el siguiente resultado.


Usando compuertas NOT, AND y OR



AND, OR ,NOT.png

Este circuito hubiese requerido el uso de 3 circuitos integrados. Por otro lado, un analisis un poco más profundo permite ver que la realización de dicho circuito en su equivalente en con compuertas NAND es menos costoso en terminos monetarios. La razón de esto es que requiere unicamente 2 circuitos integrados

Usando solo compuertas NAND



74HC02

Cuadro 3.1: Mediciones Realizadas

Experimento	Tiempo de propagación	Rise time	Fall time
Datasheet	7 ns	6 ns	6 ns
74HC02(Vacío)	7,35 ns	6,3 ns	6.3 ns
74HC02(Circuito)	7,325 ns	7,6 ns	$7.6 \mathrm{ns}$

Podemos observar, que el tiempo de propagación presenta un cambio pequeño casi despreciable mientras que el Rise time y el Fall time sufrieron un cambio mucho mayor. Estas diferencias se deben a que a diferencia del primer la compuerta lógica, 74HC02, no se encuentra más en el vacío; esto causa que la corriente tenga que recorrer un camino mayor y debido a que los LEDs y las resistencias dificultan el pasaje de la corriente, el cambio entre tensiones va a producirse más lento. Como consecuencia, la corriente que debe consumir para pasar de un estado a otro va a tardar un mayor tiempo ,dado que el cambio de sentido del mismo va a ser más lento, como resultado el Rise time y el Fall time van a aumentar mientras que para el tiempo de propagación va a ser diferentes dado que ambas tensiones tanto la de entrada como la de salida del integrado van a experimentar alrededor de los mismos cambios, lo cual causa que el cambio sea despreciable.

Además del cambio mencionado, cabe destacar otro efectos más que aparecen durante la utilización de una compuerta lógica. Cuando se procedió a aumentar la frecuencia de la señal de entrada emitida a 100KHz, se pudo observar que la tensión de alimentación experimentaba cambios durante los cambios casi instantáneos de tensión, tanto para cuando iba del 1 al 0 lógico como en viceversa. El cambio observado fue que durante estos momentos, la señal presento una forma de onda parecida a una onda sinusoidal y cabe agregar que a pesar de que se espera un posible aumento de la temperatura durante la experiencia no se observó ningún cambio notable de está.

Estos cambios sucedieron debido a que se le procedió a pedir un cambio de corriente demasiado rápido para la velocidad a la cual puede suministrar el integrado causando que pida lo mismo a la fuente dando a lugar a lo anteriormente mencionado. Para arreglarlo, se le agregaron capacitores de desacople en paralelo con la alimentación de cada integrado digital. Se eligieron capacitores de 100nF dado que son los de uso más frecuente y la razón de esto es que debido a que se le pide un cambio de corriente muy rápido para esto es necesario que el capacitor sea de un valor chico. Esto se debe que al ver la ecuación de carga y descarga del capacitor mientras menor sea la capacitancia más rápido va a ser visto

el cambio de corriente en el tiempo; otro motivo es que el capacitor ideal tiene efectos de inductancia y resistivos lo cual se empiezan a presentar a una determinada frecuencia la cual aumenta a medida que la capacitancia disminuye, luego eligiendo uno de 100nF es más que suficiente para los cumplir con los fines queridos.

En conclusión, el uso de capacitores de desacople se decide basado en las frecuencias con las cuales se va a trabajar y su valor se decide basado en que tan altas van a ser las frecuencias en las cuales se va a trabajar, mientras más grande la frecuencia menor deberá ser la capacitancia del capacitor.

Además, también se puede concluir que los tiempos del Integrado lineal se van a ver afectados por las cargas con lo cual se debe evitar el uso de cargas grandes debido a que mientras mayor sea la carga mayor va a ser el cambio producido en estos hasta el punto de que va a ser muy lento o la lógica se va a haber afectado de tal manera que ya no va a tener sentido.


TTL y CMOS

4.1. Introducción

El objetivo aquí fue el de implementar circuitos con compuertas lógicas de distinta tecnologías y observar la compatibilidad entre estas. En primer lugar se verifico el correcto funcionamientos de estas compuertas realizando las respectivas pruebas sobre las mismas por separado, estos circuitos consisten simplemente de compuertas AND de tecnología TTL y OR de tecnología CMOS obteniendo en ambos casos los resultados esperados según que compuerta era analizada.

4.2. Compatibilidad

Sin embargo al trabajar con ambos circuitos en conjunción se vio que las salidas obtenidas no se condecían con los resultados esperados, este circuito es el que se muestra a continuación:




Se observó que al enviar una señal de entrada de 5V al circuito, es decir un 1 en términos lógicos, este entregaba una señal de salida de pocos milivolts, un 0, lo cual no es la salida esperada ya que un bit de valor 1 a la entrada del sistema genera un 1 como salida al AND el cual a su vez debiera generar un 1 a la salida de la compuerta OR. El problema aquí es el hecho de las tecnologías con las cuales se trabaja no resultan compatibles entre si para el correcto funcionamiento del circuito. Haciendo un análisis más exhaustivo al ver los datasheets del circuito integrado 74LS08, conjunto de compuertas AND de tecnología TTL, se puede ver que este posee un HIGH-level output voltaje típico de 3.4V mientras que por otro lado el 74HC32, circuito integrado usado para las compuertas OR de tecnología CMOS, tiene un HIGH-level input voltage típico ligeramente mayor a 3.15V para la tensión con la cual se alimentaron los integrados. Siendo que la tensión a partir de la cual la compuerta OR interpreta un 1 es fácilmente superior a aquella que devuelve la AND para dicho bit en ningún caso la OR interpretara un 1 a su entrada, obteniendo en todo caso un bit de 0 a la salida.

4.3. Solución

El problema entonces a solucionar es el de convertir la tensión de salida HIGH del TTL a una que pueda ser interpretable como tal a la entrada para la tecnología CMOS. Para esto lo que se decidio implementar es lo siguiente, se considero es uso de una resistencia pull-up junto con un transistor BJT tipo NPN para aumentar el valor de la tensión previo a entrar a la compuerta OR, sin embargo si la tensión a la base del transistor es mayor a aquella con la cual se polariza el transistor no se cumplirá la función deseada, por eso se colocó una compuerta inversora a la salida de la AND teniendo el resguardo de que ambas

de estas sean de la misma tecnología. el circuito final es el que se muestra en la siguiente imagen.



Siguiendo la lógica del circuito se entiende que cuando la compuerta AND vea un 1 a su salida el transistor no se polarizara de modo tal que la tensión a la entrada de la compuerta and será la de alimentación, siendo esta de 5v suficiente para ser tomada como 1, en la práctica se pudo ver que en este caso la compuerta AND se accionaba sin ningún tipo de problema. Un defecto de diseño sin embargo es la disipación de potencia, perjudicial esta para el medio ambiente. Cuando en bit de input sea de valor 0 el transistor BJT estará polarizado de modo tal que habrá una constante caída de tensión sobre las resistencias. Por último se aclara que el valor de las resistencias no fue de relevancia para el funcionamiento del circuito siendo estas de 1k, aunque un valor más elevado disiparía una menor cantidad de potencia en relación con lo anterior expuesto.

Flip Flop y Latch

Contador Ascendente

El circuito electrónico de un contador está compuesto por flip flops tipo T ya que estos pueden almacenar un bit el cual se lo llama estado y proporcionan la facilidad de invertir el estado cuando ocurre el evento del flanco ascendente del clock. Es decir, se produce un toggle.

6.1. Funcionamiento Lógico del Contador Ascendente

El funcionamiento lógico del contador se lo explica en la siguiente tabla:


Cuadro 6.1: Tabla de Verdad del Contador (3 bits)

Clock Cycle	Q2 Q1 Q0
0	0 0 0
1	0 0 1
2	0 1 0
3	0 1 1
4	100
5	1 0 1
6	1 1 0
7	1 1 1
0	0 0 0

Donde el clock cycle simboliza el número de flancos ascendentes que se van presentando. Y siendo Q2, Q1 y Q0 los estados que cada flip flop almacena.


6.2. Tipos de Contadores

Los dos tipos básicos de contadores son el sincrónico y al asincrónico. A continuación se muestran los circutios electrónicos de cada uno.



6.2.1. Análisis de Ambos Circuitos

Para poder analizar ambos circuitos, se implementó el circuito en una placa impresa (PCB) y se hizo uso de leds para hacer el circutio más interactivo. A continuación se muestra el circuito en físico:



Luego se procedió a medir utilizando el osciloscopio la entrada y las salidas de cada estado. Y se obtuvo lo siguiente para el contador sincrónico:

Ultrasonido

7.0.1. Objetivo

Implementar un circuito capaz de hacer mediciones de distancia con un sensor ultrasonico HC-SR04 (diseñado para ser usado en Arduino) sin el uso de ningún tipo de logica programable.

7.0.2. Analisis

Para poder empezar con el proceso de diseño se analizaron todas las etapas por las que

TRIGGER
HUMANO

A Retriggering

deberian viajar las señales con el fin de realizar lo pedido.

Dado que estamos trabajando con compuertas logicas fue bastante razonable pensar que en algún punto del diseño ullet

Appendix

Bibliografía

[1] Yoda. . A Brief History of Jedism" Journal of The New Jedi Order (Year): 93-98.