



INSTITUTO TECNOLÓGICO DE BUENOS AIRES

INGENIERA ELECTRÓNICA

ELECTRÓNICA III

---

Implementación de circuitos lógicos

---

*Autores:*

Martín RODRIGUEZ TURCO

Tobias SCALA

Guido PANAGGIO

Juan Martín LAGUINGE

*Profesores:*

Kevin DEWALD

Pablo WUNDES

Sebastian FALCONARO

3 de noviembre de 2018

# Índice general

1. Ejercicio 2	2
Appendix	3
References	4

# Capítulo 1

## Ejercicio 2

Se desea diseñar una máquina de estados que, al recibir la siguiente secuencia de bits en forma sincrónica 1-1-0-1 encienda una salida y en caso contrario, la mantiene apagada. Se obtienen 5 estados para la misma, en los cuales va a haber un default que va a ser el estado al cual todos los demás estados van a volver en caso de no recibir los deseados. Podemos representar los mismos en el siguiente diagrama de estados:

## Appendix

# Bibliografía

- [1] Stephen Brown and Zvonko Vranesic. "Fundamentals of Digital Logic with Verilog Design" third edition.