

2022-1

Trabalho 1 – Sistemas Digitais – Individual
Aluno: Giordano Souza de Paula – Cartão: 00308054

Projeto do Processador Neander em VHDL

O computador NEANDER foi criado com intenções didáticas pelo prof. Raul Weber da UFRGS. Neste site há referências e link para o simulador: <http://www.dcc.ufrj.br/~gabriel/neander.php>

O objetivo deste trabalho de SD é implementar o NEANDER usando a linguagem de descrição de hardware VHDL, simular esse circuito em um simulador lógico sem atraso, depois realizar a síntese lógica, mapeamento tecnológico, posicionamento e roteamento para um FPGA, realizar a simulação com atraso e prototipar o processador em uma placa de prototipação.

- 1) Deve-se inserir a instrução de Subtração (SUB) conforme os modo de operandos da instrução ADD e a instrução de XOR conforme o modelo de instrução da AND.
- 2) Programas a serem implementados no NEANDER na memória embarcada BRAM (descreva .coe para inicializar a BRAM)
 - 1) Soma de duas matrizes A e B 3x3 com dados de 8 bits, onde os dados das matrizes estão armazenados em memória
 - 2) Multiplicação de dois valores A e B por soma sucessiva
 - 3) Programa a ser definido pelo aluno que use as instruções de subtração com no mínimo 10 instruções no total.
 - 4) Programa que use a instrução de XOR com no mínimo 10 instruções no total.

****IMP: o endereço 0 da BRAM deve ter a instrução NOP. Logo a primeira instrução do programa estará no endereço 01 de BRAM.**


TEMPLATE DE ENTREGA E APRESENTAÇÃO:

1) Descrição do trabalho

O objetivo deste trabalho é empregar os conceitos aprendidos na disciplina de Sistemas Digitais ao implementar o processador didático Neander, definido no livro *Fundamentos de arquitetura de computadores* do professor Raul Weber usando a linguagem de descrição de hardware estudada – VHDL – com o acréscimo das instruções a nível de bits SUB A (subtração do valor definido no endereço A do valor atual do acumulador) e XOR A (ou exclusivo do valor definido no endereço A, com o valor atual do acumulador).

Para fins de teste de funcionalidade, foram implementados quatro programas, conforme descrito no tópico 2 do enunciado deste trabalho, sendo: soma de duas matrizes 3x3, multiplicação de dois valores A e B, subtração de dois valores A e B, ou exclusivo dentre os valores A e B.

O processador Neander tem o seguinte diagrama de blocos:



(Retirado do slide 8 das aulas 11 e 12, arquivo neander.pdf – 2019-2 – Prof. Fernanda L. Kastensmidt)

A largura de dados, endereços, registradores e apontador de instruções desse processador são de 8 bits, podendo armazenar números de decimais sem sinal de 0 a até 255. Além disso, o espaço que cada instrução ocupa em um byte de memória é de 4 bits, sendo os 4 bits mais significativos, enquanto os outros 4 bits nesse processador encontram-se sem função (no processador Ahmes, também idealizado pelo professor Raul Weber, esses são utilizados para definir o modo de endereçamento a ser utilizado em cada instrução).

2) VHDL completo do Neander

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
--use IEEE.STD_LOGIC_UNSIGNED.ALL;
--use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.NUMERIC_STD.ALL;

entity neander is
  Port
  (
    CLOCK : in STD_LOGIC;
    RESET : in STD_LOGIC;
    DOUT : out STD_LOGIC_VECTOR (7 downto 0);
    N : out STD_LOGIC;
    Z : out STD_LOGIC
  );
end neander;

architecture Behavioral of neander is

  -- PC
  signal regPC: std_logic_vector (7 downto 0);
  signal cargaPC: std_logic := '0';
  signal incrementaPC: std_logic := '0';

  -- AC
  signal regAC: std_logic_vector (7 downto 0);
  signal saidaAC: std_logic_vector (7 downto 0);
  signal cargaAC: std_logic := '0';

  -- ULA
  signal ULAX: std_logic_vector (7 downto 0);
  signal ULAY: std_logic_vector (7 downto 0);
  signal saidaULA: std_logic_vector (7 downto 0);
  signal selULA: std_logic_vector (2 downto 0);

  -- FLAGS N E Z
  signal regN: std_logic := '0';
  signal regZ: std_logic := '1';
  signal cargaNZ: std_logic := '0';

  -- REM
  signal regREM: std_logic_vector (7 downto 0);
  signal cargaREM: std_logic := '0';

  -- RDM
  signal regRDM: std_logic_vector (7 downto 0);
```

```

signal cargaRDM: std_logic := '0';

-- RI
signal regRI: std_logic_vector (7 downto 4);
signal cargaRI: std_logic := '0';

-- MUX2x1
signal saidaMUX: std_logic_vector (7 downto 0);
signal selMUX: std_logic := '0';

-- DECOD
signal instracao: std_logic_vector(15 downto 0);
signal decod: std_logic_vector(3 downto 0);

-- MEMORY
signal memOut: std_logic_vector (7 downto 0);
signal writeMem: std_logic_vector(0 DOWNT0 0);

-- STATES
type state_type is (S0, S1, S2, S3, S4, S5, S6, S7, S8);
signal estado_atual, proximo_estado: state_type;

component memoria
  PORT
  (
    clka : IN STD_LOGIC;
    wea : IN STD_LOGIC_VECTOR(0 DOWNT0 0);
    addra : IN STD_LOGIC_VECTOR(7 DOWNT0 0);
    dina : IN STD_LOGIC_VECTOR(7 DOWNT0 0);
    douta : OUT STD_LOGIC_VECTOR(7 DOWNT0 0)
  );
end component;

begin -- inicio behavioral
-- MEM
MEM: memoria
  PORT MAP
  (
    clka => CLOCK,
    wea => writeMEM,
    addra => regREM,
    dina => regAC,
    douta => memOut
  );

-- PC
process (CLOCK, RESET)
begin
  if (RESET ='1') then

```

```

        regPC <= "000000000";
    elsif (CLOCK'event and CLOCK='1') then -- na subida do clock
        if (cargaPC='1') then
            regPC<= regRDM;
        elsif(incrementaPC='1') then
            regPC <= std_logic_vector(unsigned(regPC) + 1);
        else
            regPC <= regPC;
        end if;
    end if;
end process;

-- AC
process (CLOCK, RESET)
begin
    if (RESET='1') then
        regAC <= "000000000";
    elsif (CLOCK'event and CLOCK='1') then -- na subida do clock
        if (cargaAC='1') then
            regAC <= saidaULA;
        else
            regAC <= regAC;
        end if;
    end if;
end process;

-- ULA
ULAX <= regAC; -- recupera valor X do acumulador
ULAY <= memOut; -- recupera valor Y de uma posicao da memória
process(selULA, ULAX, ULAY)
begin
    case selULA is
        when "000" => saidaULA <= std_logic_vector(signed(ULAX) + signed(ULAY)); --
operacao ADD
        when "001" => saidaULA <= (ULAX AND ULAY); -- operacao AND
        when "010" => saidaULA <= (ULAX OR ULAY); -- operacao OR
        when "011" => saidaULA <= (NOT ULAX); -- operacao NOT
        when "100" => saidaULA <= ULAY; -- operacao NOP
        when "110" => saidaULA <= std_logic_vector(signed(ULAX) - signed(ULAY)); --
operacao SUB
        when "111" => saidaULA <= (ULAX XOR ULAY); -- operacao XOR
        when others => saidaULA <= "000000000";
    end case;
end process;

-- FLAGS N E Z
process (CLOCK, RESET)
begin
    if (RESET='1') then

```

```

    regN <= '0';
    regZ <= '0';
    elsif(CLOCK'event and CLOCK='1') then -- na subida do clock
        if regAC = "00000000" then
            regZ <= '1';
        else
            regZ <= '0';
        end if;
        regN <= regAC(7); -- msb do registrador AC
    end if;
end process;

-- REM
process(CLOCK, RESET)
begin
    if (RESET='1') then
        regREM <= "00000000";
    elsif (CLOCK'event and CLOCK='1') then -- na subida do clock
        if (cargaREM='1') then
            regREM <= saidaMUX;
        else
            regREM<= regREM;
        end if;
    end if;
end process;

-- RDM
process (CLOCK, RESET)
begin
    if (RESET='1') then
        regRDM <= "00000000";
    elsif (CLOCK'event and CLOCK='1') then
        if (cargaRDM='1') then
            regRDM <= regAC;
        else
            regRDM <= memOut;
        end if;
    end if;
end process;

-- RI
process (CLOCK, RESET)
begin
    if (RESET='1') then
        regRI<= "0000";
    elsif (CLOCK'event and CLOCK='1') then
        if (cargaRI='1') then
            regRI <= memOut(7 DOWNT0 4);
        else

```

```

        regRI <= regRI;
    end if;
end if;
end process;

-- MUX2x1
process (selMUX, regPC, regRDM)
begin
    if (selMUX = '0') then
        saidaMUX <= regPC;
    else
        saidaMUX <= regRDM;
    end if;
end process;

-- DECOD
decod <= regRDM(7 downto 4); -- bits mais significativos

process(decod)
begin
    instracao <= "0000000000000000";
    case decod is
        when "0000" => instracao(0) <= '1'; -- instracao 00 NOP
        when "0001" => instracao(1) <= '1'; -- instracao 16 STA
        when "0010" => instracao(2) <= '1'; -- instracao 32 LDA
        when "0011" => instracao(3) <= '1'; -- instracao 48 ADD
        when "0100" => instracao(4) <= '1'; -- instracao 64 OR
        when "0101" => instracao(5) <= '1'; -- instracao 80 AND
        when "0111" => instracao(6) <= '1'; -- instracao 96 NOT
        when "1000" => instracao(8) <= '1'; -- instracao 128 JMP
        when "1001" => instracao(9) <= '1'; -- instracao 144 JN
        when "1010" => instracao(10) <= '1'; -- instracao 160 JZ
        when "1011" => instracao(11) <= '1'; -- instracao 176 SUB
        when "1100" => instracao(12) <= '1'; -- instracao 192 XOR
        when "1101" => instracao(13) <= '1'; -- instracao 208 NOP - nao utilizado
        when "1110" => instracao(14) <= '1'; -- instracao 224 NOP - nao utilizado
        when "1111" => instracao(15) <= '1'; -- instracao 240 HLT
        when others => instracao <= "0000000000000000";
    end case;
end process;

-- NEANDER FSM - maquina de estados mealy
process(CLOCK, RESET)
begin
    if(RESET = '1') then
        estado_atual <= S0;
    elsif(CLOCK'event and CLOCK = '1') then
        estado_atual <= proximo_estado;
    end if;
end process;

```

```

end process;

-- UNIDADE DE CONTROLE
process(memOut, instrucao, proximo_estado, regZ, regN)
begin
    -- reseta
    cargaAC <= '0';
    cargaPC <= '0';
    incrementaPC <= '0';
    cargaNZ <= '0';
    cargaRDM <= '0';
    cargaREM <= '0';
    writeMem <= "0";
    selMUX <= '0';
    selULA <= "000";

    case estado_atual is
        when S0 =>
            cargaRDM <= '1';
            proximo_estado <= S1;
        when S1 =>
            cargaREM <= '0';
            incrementaPC <= '0';
            proximo_estado <= S2;
        when S2 =>
            incrementaPC <= '0';
            cargaRDM <= '1';
            proximo_estado <= S3;
        when S3 =>
            incrementaPC <= '0';
            cargaRDM <= '0';

            if(instrucao(0) = '1') then --NOP
                proximo_estado <= S0;
            elsif(instrucao(6) = '1') then --NOT
                selULA <= "011";
                cargaNZ <= '1';
                cargaAC <= '1';
            elsif(instrucao(9) = '1' and regN = '0') then --JN quando falso
                incrementaPC <= '1';
                proximo_estado <= S0;
            elsif(instrucao(10) = '1' and regZ = '0') then --JZ quando falso
                incrementaPC <= '1';
                proximo_estado <= S0;
            elsif(instrucao(15) = '1') then --HLT
                incrementaPC <= '0';
                proximo_estado <= S8;
            else
                selMUX <= '0';
            end if;
        end case;
    end process;

```



```

        cargaREM <= '1';
        proximo_estado <= S4;
    end if;
when S4 =>
    selMUX <= '0';
    incrementaPC <= '0';
    cargaAC <= '0';
    cargaNZ <= '0';
    cargaREM <= '0';

    if(instrucao(1) = '1'
    or instrucao(2) = '1'
    or instrucao(3) = '1'
    or instrucao(4) = '1'
    or instrucao(5) = '1'
    or instrucao(11) = '1'
    or instrucao(12) = '1') then
        incrementaPC <= '1';
    end if;
    proximo_estado <= S5;
when S5 =>
    incrementaPC <= '0';

    if(instrucao(1) = '1'
    or instrucao(2) = '1'
    or instrucao(3) = '1'
    or instrucao(4) = '1'
    or instrucao(5) = '1'
    or instrucao(11) = '1'
    or instrucao(12) = '1') then
        selMUX <= '1';
        cargaREM <= '1';
        proximo_estado <= S6;
    else
        cargaPC <= '1';
        proximo_estado <= S0;
    end if;
when S6 =>
    incrementaPC <= '0';
    selMUX <= '0';
    cargaREM <= '0';
    cargaPC <= '0';
    proximo_estado <= S7;
when S7 =>
    if(instrucao(1) = '1') then
        writeMEM <= "1";
    elsif(instrucao(2) = '1') then
        selULA <= "100";
    elsif(instrucao(3) = '1') then

```

```

        selULA <= "000";
    elsif(instrucao(4) = '1') then
        selULA <= "010";
    elsif(instrucao(5) = '1') then
        selULA <= "001";
    elsif(instrucao(11) = '1') then
        selULA <= "101";
    elsif(instrucao(12) = '1') then
        selULA <= "110";
    end if;
when S8 => --HLT
    proximo_estado <= S8;
when others =>
    proximo_estado <= S0;
end case;
end process;

DOUT <= saidaAC;
N <= regN;
Z <= regZ;
end Behavioral;

```

3) Testbench VHDL completo

```

LIBRARY ieee;
USE ieee.std_logic_1164.ALL;

ENTITY tb_neander is
    END tb_neander;

ARCHITECTURE behavior OF tb_neander is
    COMPONENT neander
        PORT(
            CLOCK : IN STD_LOGIC;
            RESET : IN STD_LOGIC;
            DOUT : OUT STD_LOGIC_VECTOR(7 downto 0);
            N : OUT STD_LOGIC;
            Z : OUT STD_LOGIC
        );
    END COMPONENT;

    --Inputs
    signal CLOCK : STD_LOGIC := '0';
    signal RESET : STD_LOGIC := '0';

    --Outputs
    signal DOUT : STD_LOGIC_VECTOR(7 downto 0);

```

```

signal N : STD_LOGIC;
signal Z : STD_LOGIC;

-- Clock period definitions
constant CLOCK_TICK : time := 10 ns;

BEGIN

    -- Instantiate the Unit Under Test (UUT)
    uut: neander PORT MAP (
        CLOCK => CLOCK,
        RESET => RESET,
        DOUT => DOUT,
        N => N,
        Z => Z
    );

    -- Clock process definitions
    clk_process : process
    begin
        CLOCK <= '0';
        wait for CLOCK_TICK/2;
        CLOCK <= '1';
        wait for CLOCK_TICK/2;
    end process;

    -- Stimulus process
    stim_proc: process
    begin
        -- hold reset state for 100 ns.
        RESET <= '1';
        wait for CLOCK_TICK * 10;
        RESET <= '0';
        wait for CLOCK_TICK * 10;
        wait;
    end process;

END;

```

4) Explicação e descrição das aplicações em Assembly

;Aplicação 1 - Soma de matrizes 3x3

;A matriz 3x3 A é somada com a matriz 3x3 B e o resultado é colocado na matriz R

;Nesse exemplo a matriz A é inicializada com [1 1 1], a matriz B com [2 2 2] resultando na

[1 1 1]
[1 1 1]

[2 2 2]
[2 2 2]

matriz R, com valores [3 3 3]
[3 3 3]
[3 3 3].

;CONSTANTES - No final do programa, logo depois da instrução HALT

ORG 56

index:

DB 9

matrizA11:

DB 1

matrizA12:

DB 1

matrizA13:

DB 1

matrizA21:

DB 1

matrizA22:

DB 1

matrizA23:

DB 1

matrizA31:

DB 1

matrizA32:

DB 1

matrizA33:

DB 1

matrizB11:

DB 2

matrizB12:

DB 2

matrizB13:

DB 2

matrizB21:

DB 2

matrizB22:

DB 2

matrizB23:

DB 2

matrizB31:

DB 2

matrizB32:

DB 2

matrizB33:

DB 2

matrizR11:

```
        DB 0
matrizR12:
        DB 0
matrizR13:
        DB 0
matrizR21:
        DB 0
matrizR22:
        DB 0
matrizR23:
        DB 0
matrizR31:
        DB 0
matrizR32:
        DB 0
matrizR33:
        DB 0
fim:
        HLT
```

;PROGRAMA PRINCIPAL

ORG 0

;O programa deve começar com instruções NOP

NOP

NOP

LDA matrizA11

ADD matrizB11

STA matrizR11

LDA matrizA12

ADD matrizB12

STA matrizR12

LDA matrizA13

ADD matrizB13

STA matrizR13

LDA matrizA21

ADD matrizB21

STA matrizR21

LDA matrizA22

ADD matrizB22

STA matrizR22

LDA matrizA23

ADD matrizB23

STA matrizR23

LDA matrizA33
ADD matrizB33
STA matrizR33

[illegible]

loopindex:

;Nesse exemplo, o valor A é inicializado como 10,
 ;o valor B é inicializado como 5,
 ;então o resultado armazenado em R é 2

;e resto armazenado segue zero.

;ESPACO DE DADOS

ORG 40

zero:

DB 0

cte_1:

DB 1

menos1:

DB -1

dois:

DB 2

temp:

DB 0

A:

DB 10

B:

DB 2

R:

DB 0

C:

DB 0

resto:

DB 0

fim:

HLT

;PROGRAMA PRINCIPAL

ORG 0

NOP

NOP

LDA A

STA temp

loop_div:

LDA temp

JZ fim

SUB B; instrução SUB criada

JN negativo

JZ terminou_div

STA temp

LDA R

ADD cte_1

STA R

JMP loop_div

terminou_div:

; resto zero, encerra a divisão

LDA R

JMP fim

negativo:

```
;recupera o valor anterior
```

ADD B

STA C

JMP fim

Arquivo .coe gerado:

```
memory_initialization_radix=10;
```

[illegible]

Antes da execução:

End Dados

44 0

45 10

46 2

47 0

48 0

49 0

Depois da execução:

End Dados

44 0

45 10

46 2

47 5

48 0

49 0

;Aplicação 4 - Verificação de validade da instrução XOR com um NANDs dentre os valores A e B, validade armazenada em V

;Nesse exemplo, o valor A é inicializado como 255,

o valor B é inicializado como 112.

;o resultado obtido pelas operações nand é armazenado em R_nands

então o resultado obtido pelo XOR é armazenado em R_xor, valendo 143.

;O resultado de R_nands e R_xor são comparados usando a instrução sub

; caso iguais, V vale 1, caso contrário, V vale zero.

;Nesse caso é 1 (verdadeiro).

;ESPACO DE DADOS

ORG 71

zero:

DB 0

cte_1:

DB 1

menos1:

DB -1

```

dois:
    DB 2
temp:
    DB 0
temp2:
    DB 0
A:
    DB 255
B:
    DB 112
V:
    DB 0
R_nands:
    DB 0
R_xor:
    DB 0
C:
    DB 0
fim:
    HLT

;PROGRAMA PRINCIPAL
ORG 0
    NOP
    NOP
    LDA A
    AND B
    NOT
    STA temp
    AND A
    NOT
    STA temp2
    LDA temp
    AND B
    NOT
    STA temp
    AND temp2
    NOT
    STA R_nands
    LDA A
    XOR B ; instrucao XOR criada
    STA R_xor
    SUB R_nands ; instrucao sub criada
    JZ valido
    JMP invalido
valido:
    LDA cte_1
    STA V
    JMP fim

```

LDA zero
STA V
JMP fim

```
memory_initialization_radix=10;
```

Antes da execução:


End	Dados
77	255
78	112
79	0
80	0
81	0
82	0

End	Dados
77	255
78	112
79	1
80	143
81	143
82	0

- Simulação programa 1: Reset nos 10 ciclos de clock iniciais


Name	Value	0 ns	50 ns	100 ns	150 ns	200 ns	250 ns	300 ns	350 ns	400 ns	450 ns		
CLOCK	1												
RESET	0												
DOUT[7:0]	3												
N	0												
Z	0												
CLOCK_TICK	10000 ps												
instrucao[15:0]	32768												
regPC[7:0]	85												
regAC[7:0]	3												
regRI[3:0]	15												
regREM[7:0]	84												

(fim) e o programa finaliza com as ultimas operações, atingindo o HALT




Simulação programa 2: Reset nos 10 ciclos de clock iniciais – Aqui é realizada a multiplicação dentre dois valores de exemplo, 2 e 3, com somas sucessivas, o resultado esperado na memória é 6, mas como o valor A é sempre subtraído a cada iteração, o valor obtido em DOUT, quando o programa atinge o HALT, é zero.

(inicio)




(fim)




Simulação programa 3: Reset nos 10 ciclos de clock iniciais. Nesse programa é realizada a divisão entre dois valores exemplo 10 e 2, utilizando-se de subtrações sucessivas, a cada subtração sem atingir um número negativo, o resultado é armazenado no endereço de memória correspondente, ficando no acumulador, como é o caso que aconteceu no final do programa, em explicito em DOUT, caso houvesse algum resto, esse ficaria no acumulador no final do programa.

(inicio)




(fim)



Simulação programa 4: Reset nos 10 ciclos de clock iniciais. Nesse programa a operação XOR é realizada através da operação nova criada no Neander, e uma associação de NANDS em série, o resultado é comprovado com uma operação de subtração, criada também nesse trabalho, o valor de validade (1 ou 0) é armazenado no endereço correspondente a V e fica no acumulador no final do programa.

(inicio)



- 6) Dados de área, tempo de execução em ciclos de relógio e tempo em segundos deve ser apresentado dado um determinado clock usado.

Programa	Numero de Instruções Executadas	Tempo de execução em # de ciclos de relógio (c.c.)	Tempo de execução em Segundos (Neander operando a 50 MHz)
Soma de matrizes	60	339	6,78ms

Multiplicação por somas sucessivas	25	162	3,24ms
Programa com SUB	56	351	7,02ms
Programa com XOR	28	196	3,92ms

Dados de Area do Neander

FPGA device: Artix-7 – xc7a200tisbv484-1L

Numero de 4-LUTs: 55

Numero de ffps: 38

Numero de BRAM: 1

Numero de DSP: 0

- 7) **(1 ponto extra)** Se o Neander for prototipado na placa de prototipação, mostrar vídeos do funcionamento mostrando dados da memoria do Neander (debugger com memoria BRAM dual port, chaves para controlar os endereços de memória e display 7seg para mostrar os resultados).