

ARQUITETURA ^{DE} COMPUTADORES

LEETC | LEIC | LEIRT



ISEL
INSTITUTO SUPERIOR DE
ENGENHARIA DE LISBOA

DEPARTAMENTO DE ENGENHARIA
ELETRÓNICA E TELECOMUNICAÇÕES
E DE COMPUTADORES

1 Objetivos

Este trabalho tem como principal objetivo a compreensão do funcionamento de um processador de um computador, sendo abordados os seguintes tópicos: codificação de um conjunto de instruções, funcionamento de uma microarquitetura e codificação de programas em linguagem máquina.

2 Especificação do Exercício

Pretende-se completar o projeto de um processador, respeitando o seu modelo de programação e microarquitetura. O processador considerado é de 8 bits e tem o seguinte modelo de programação:

- Espaços de endereçamento para código e dados com 256 endereços;
- Oito registos de uso geral, denominados $r0$, $r1$, $r2$ e assim sucessivamente;
- Um registo de estado, denominado CPSR (do inglês *Current Program Status Register*), que disponibiliza um bit que indica se a última operação realizada produziu resultado zero (Z);
- O conjunto de instruções apresentado na Tabela 1.

Instrução	Flags atualizadas	Descrição
and rx, ry, rz	CPSR.Z	$rx \leftarrow ry \cdot rz$
b rx		$PC \leftarrow rx$
bzs $\#imm8$		$CPSR.Z == 1 ? PC \leftarrow imm8 : PC \leftarrow PC + 1$
ldr $rx, [ry, rz]$		$rx \leftarrow M[ry + rz]$
mov $rx, \#imm6$		$rx \leftarrow imm6$
not rx, ry	CPSR.Z	$rx \leftarrow \bar{ry}$
str $rx, [ry]$		$M[ry] \leftarrow rx$
eor rx, ry, rz	CPSR.Z	$rx \leftarrow ry \oplus rz$

Tabela 1: Conjunto de instruções do processador, onde rx , ry e rz representam um dos registos de uso geral do processador, imm_n simboliza um número natural codificado com n bits e PC referencia o registo *program counter*.

A Figura 1 apresenta o diagrama lógico da microarquitetura do processador, que é de ciclo único.




Figura 1: Microarquitetura do processador objeto de estudo.

3 Trabalho a Realizar

Análise da microarquitetura

Considere a descrição da microarquitetura do processador apresentada na Figura 1.

1. Comente a seguinte afirmação: "A microarquitetura do processador é do tipo von Neumann."
2. Indique, justificando, a funcionalidade do módulo Ext.
3. Indique, justificando, os modos de endereçamento associados às instruções b e bzs e discuta as vantagens e desvantagens desses modos de endereçamento relativamente aos seguintes aspetos: i) densidade do código dos programas, ii) flexibilidade para a localização em memória das instruções e iii) suporte à implementação de rotinas.

Codificação das instruções

Considere a utilização de um código de comprimento fixo e um esquema de codificação uniforme para a codificação do conjunto de instruções apresentado na Tabela 1.

4. Apresente um mapa de codificação para o conjunto de instruções, tendo em conta o formato de codificação da instrução and apresentado na Figura 2.

opcode			rz			ry			rx		
11	10	9	8	7	6	5	4	3	2	1	0

Figura 2: Formato de codificação da instrução and.

5. Sabendo que o valor 011 corresponde ao código de operação (opcode) da instrução and, indique os valores deste campo para as restantes instruções. Justifique a sua resposta.
6. Indique, justificando, uma vantagem e uma desvantagem da utilização de um código uniforme de comprimento fixo para a codificação do conjunto de instruções apresentado.

Projeto do decodificador de instruções


Considere o subcircuito Instruction Decoder apresentado na Figura 1, que implementa o decodificador de instruções da microarquitetura proposta para o processador.

7. Usando uma tabela com o formato indicado na Tabela 2, apresente os valores das saídas deste bloco, em função dos seus sinais de entrada, para o conjunto de instruções apresentado. Explícite os casos de indiferença (*don't care*) e, se aplicável, as saídas obtidas diretamente do código da instrução.


Instrução	opcode	Z	SI	SE	SC	SD	ER	EP	nRD	nWR
and rx, ry, rz	011									

Tabela 2: Tabela exemplo para o registo das saídas do subcircuito Instruction Decoder.


8. Considerando que se pretende implementar o bloco Instruction Decoder recorrendo a uma ROM, indique a montagem que escolheria de entre os quatro diagramas lógicos apresentados na Figura 3. Justifique a sua resposta.
9. Indique, em bits, a capacidade da memória ROM considerada no ponto 8. Justifique a sua resposta.




(a) Montagem 1.



(b) Montagem 2.



(c) Montagem 3.



(d) Montagem 4.

Figura 3: Opções de implementação do bloco Instruction Decoder.

Codificação de programas em linguagem máquina

10. Traduza o troço de código apresentado na Listagem 1 para código máquina do processador. Use uma tabela com o formato indicado na Tabela 3 para registar o resultado dessa codificação, considerando que cada linha da tabela deverá corresponder apenas a uma instrução do programa e que a instrução `eor r0, r0, r0` deverá ser localizada na posição de memória com o endereço zero. Represente em notação hexadecimal, usando três dígitos, os valores dos endereços de memória e das instruções do programa.

```

eor    r0, r0, r0
ldr    r2, [r0, r0]
mov    r1, #1
ldr    r3, [r0, r1]
and    r4, r2, r3
not    r5, r4
bzs    skip
str    r5, [r1]
skip:
mov    r6, #9
b      r6
  
```

 Listagem 1: Troço de código de teste escrito na linguagem *assembly* do processador.

Instrução	Endereço	Código máquina
<code>xor r0, r0, r0</code>		

Tabela 3: Tabela exemplo para o registo da codificação para código máquina.

4 Avaliação

O trabalho deve ser realizado em grupo e conta para o processo de avaliação da Unidade Curricular (UC) Arquitetura de Computadores (AC).

A entrega do trabalho consiste na submissão das respostas a todas as perguntas formuladas no enunciado através da atividade "Entrega do 2.º Trabalho Prático" disponível na página de meta disciplina da unidade curricular na plataforma Moodle do ISEL, em que as listagem dos troços de código desenvolvidos devem estar devidamente indentadas e sucintamente comentadas. Recomenda-se que apenas um dos elementos de cada grupo de alunos/as faça a submissão do trabalho.

A data limite para a entrega dos trabalhos é 14 de abril de 2025.

Após a entrega do trabalho, poderá ser combinado com algum(ns) grupo(s) uma data e hora para a realização de uma discussão para apresentação e defesa do trabalho realizado, situações que serão devidamente justificadas.

Bibliografia

- [1] Dias, Tiago: **Manual de consulta rápida das instruções do P16.** ISEL, Lisboa, Portugal, fevereiro 2024. https://iselppt.sharepoint.com/:b:/s/acp/EVR0vj3IxJZHp--3eH88wQUBspGUrkP0VXqGcR_USuoeBQ?e=Jwtpvx (Acedido em 08-02-2025).
- [2] Harris, Sarah e David Harris: **Digital Design and Computer Architecture: ARM Edition.** Morgan Kaufmann Publishers Inc., San Francisco, CA, USA, 1ª edição, 2015, ISBN 978-0128000564.