

數位系統設計作業

HW2

學號: 01257027 | 姓名: 林承羿


第一題

個人出生年+學號: 200401257027

程式碼

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity BirSchool is
7      port(
8          CLK:in std_logic;
9          ans:out std_logic_vector(2 downto 0);
10         RESET:in std_logic
11     );
12 end BirSchool;
13
14 architecture BirSchool of BirSchool is
15     signal cnt:std_logic_vector(4 downto 0);
16 begin
17     process(RESET, CLK)
18     begin
19         if RESET = '0' then
20             cnt <= "00" & "010";
21             --200401257027
22             --強制回到開頭
23         elsif rising_edge(CLK) then
24             case cnt is
25                 when "00" & "010" => cnt <= "00" & "000"; --2>0
26                 when "00" & "000" => cnt <= "01" & "000"; --0>0
27                 when "01" & "000" => cnt <= "00" & "100"; --0>4
28                 when "00" & "100" => cnt <= "10" & "000"; --4>0
29                 when "10" & "000" => cnt <= "00" & "001"; --0>1
30                 when "00" & "001" => cnt <= "01" & "010"; --1>2
31                 when "01" & "010" => cnt <= "00" & "101"; --2>5
32                 when "00" & "101" => cnt <= "00" & "111"; --5>7
33                 when "00" & "111" => cnt <= "11" & "000"; --7>0
34                 when "11" & "000" => cnt <= "10" & "010"; --0>2
35                 when "10" & "010" => cnt <= "01" & "111"; --2>7
36                 when "01" & "111" => cnt <= "00" & "010"; --7>2
37                 when others => cnt <= "00" & "010";
38                 --強制回到開頭
39             end case;
40         end if;
41     end process;
42     ans <= cnt(2 downto 0);
43     --更新結果
44 end BirSchool;
```

波形圖



可以清楚看到 RESET 運作情況，依照預設回到開頭。且遵循自己預設的規則走，設定兩 bit 作為避免 4 個 0 無反單一編碼。

第二題

程式碼

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity CNT3period is
7      port(
8          CLK:in std_logic;
9          RESET:in std_logic;
10         S:in std_logic_vector(1 downto 0);
11         ans:out std_logic_vector(4 downto 0)
12     );
13 end CNT3period;
14
```

```

15 architecture CNT3period of CNT3period is
16     signal cnt:std_logic_vector(4 downto 0);
17 begin
18     process(CLK, RESET)
19     begin
20         if RESET='0' then                                --重置當下計數器
21             if S="00" then
22                 cnt <= "01010";
23             elsif S="01" then
24                 cnt <= "10100";
25             elsif (S="10" or S="11") then
26                 cnt <= "00010";
27             end if;
28         elsif CLK'event and CLK='1' then                --正緣觸發
29             if S="00" then                                --"00"為10~30上數1
30                 if cnt>="11110" then                    --大於等於30變成10
31                     cnt <= "01010";
32                 elsif cnt<"01001" then                  --小於10變成10
33                     cnt <= "01010";
34                 else
35                     cnt <= cnt+"00001";
36                 end if;

```





```

37         elsif S="01" then                                --"01"為20~5下數1
38             if cnt<="00101" then                        --小於等於5變成20
39                 cnt <= "10100";
40             elsif cnt>"10100" then                      --大於20變成20
41                 cnt <= "10100";
42             else
43                 cnt <= cnt-"00001";
44             end if;
45         elsif (S="10" or S="11") then                    --"10"和"11"為2~28上數2
46             if cnt>="11100" then                        --大於等於28變成2
47                 cnt <= "00010";
48             elsif cnt<"00010" then                      --小於2變成2
49                 cnt <= "01010";
50             else
51                 cnt <= cnt+"00010";
52             end if;
53         end if;
54     end if;
55 end process;
56 ans <= cnt;
57 end CNT3period;


```

如果上數，理應設定到達上限即回至此區間下限，但考慮到如果從其他區間來到此區間，並不保證上下限於區間內，因此如果沒有在區間內，先設定高於上限即回至下限，低於下限回至下限。下數則是高於上限回至上限，低於下限回至上限。


波形圖



可清楚看到 RESET 作用在不同區間有不同結果，且高於區間設定邊界也確實回到預定的下限、上限。



特例，如果由奇數進入 10、11 區間且未 RESET，即會+2 直到超出 28，因此將 46 行 code 改成 $\geq "11011"$ ，即偶數 26 會加至 28，奇數最多 27，保證區間正確性。



加分題

程式碼

撞牆：

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity up_downCNT is
7      port(
8          up_clk:in std_logic;
9          down_clk:in std_logic;
10         RESET:in std_logic;
11         ans:out std_logic_vector(3 downto 0)
12     );
13 end up_downCNT;
14
15 architecture up_downCNT of up_downCNT is
16     signal cnt:std_logic_vector(3 downto 0);
17     signal clk:std_logic;
18     signal last_up:std_logic;
19     signal last_down:std_logic;
20 begin
21
22
23     clk <= up_clk or down_clk;
24     process(RESET, clk)
25     begin
26         if RESET = '0' then
27             cnt <= "0000";
28         elsif rising_edge(clk) then
29             if down_clk='0' and last_down='1' then --如果上一次的我跟現在的我不一樣，就動作
30                 cnt <= cnt - '1';
31             else
32                 cnt <= cnt + '1';
33             end if;
34             last_up <= up_clk; --紀錄上一次正元觸發紀錄
35             last_down <= down_clk;
36         end if;
37     end process;
38     ans <= cnt;
39 end up_downCNT;
```




```

18 begin
19     clk <= (up_clk or down_clk);           --當作唯一的clock
20     process(clk, RESET)
21     begin
22         if RESET='0' then
23             cnt <= (others => '0');         --重設
24         elsif clk'event and clk='1' then   --正緣來時，當需要+1，down_clk必為0
25             if down_clk='0' then
26                 cnt <= cnt+'1';
27             else
28                 case cnt is                --因為考慮到不只一個條件需要考慮，在未知情況下使用暴力枚舉
29                     when x"F" => cnt <= x"E";
30                     when x"E" => cnt <= x"D";
31                     when x"D" => cnt <= x"C";
32                     when x"C" => cnt <= x"B";
33                     when x"B" => cnt <= x"A";
34                     when x"A" => cnt <= x"9";
35                     when x"9" => cnt <= x"8";
36                     when x"8" => cnt <= x"7";
37                     when x"7" => cnt <= x"6";
38                     when x"6" => cnt <= x"5";
39                     when x"5" => cnt <= x"4";
40                     when x"4" => cnt <= x"3";
41                     when x"3" => cnt <= x"2";
42                     when x"2" => cnt <= x"1";
43                     when x"1" => cnt <= x"0";
44                     when x"0" => cnt <= x"F";
45                     when others => cnt <= x"0"; --只是為了符合文法
46                 end case;
47             end if;
48         end if;
49     end process;
50     ans <= cnt; --輸出答案
51 end Nup_down;

```

不講道理，毫無擴充性可言，但用時間換結果看起來也不錯，when others 不應該出現，因為已經列舉出在 16 bits 下所有可能，但為了文法：)

波形圖



這作法只保證了上數、下數單一邊符合假設，故上數對了，下數即會出錯，因此在保證單邊滿足情況下，另一半使用暴力枚舉。也確實看到非常有用，與事實假設符合。

心得

邏輯死去，只有暴力才是一切的正解。感謝加分題讓我卡了快 24 小時，教授考不考慮贊助一下我住進豪華版 ICU。

使用兩個時鐘信號來控制加減操作是比較罕見的設計，因為一般的計數器通常只依賴一個時鐘信號進行運行。這裡要實現的是根據兩個不同的時鐘信號進行加法和減法操作，這使得邊沿檢測和時序控制變得更加複雜。

這些 VHDL 程式碼反映了硬體描述語言設計的複雜性和挑戰性，特別是當涉及多個時鐘訊號的控制時。編寫這段程式碼加深了我對邏輯設計的理解，尤其是對於時序和邊沿檢測的精確控制的需求。這類型的設計也強調了模擬和測試的重要性，這是確保硬體電路在真實環境中正常工作的關鍵。