

數位系統設計 期末專案

學號: 01257027 | 姓名: 林承羿

題目: 串接計時器(2 台機器) 版本一, 1 台機器(0~9999)

程式碼


```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity upBCD_4bits is
       clk:in std_logic;
                                                                 重置
        stop_pos:in std_logic;
        casout:out std_logic;
        Q:out std_logic_vector(3 downto 0)
architecture upBCD 4bits of upBCD 4bits is
    signal cnt:std logic vector(3 downto 0):=(others => '0');
    signal flag:std_logic:='0';
        if(reset = '0') then
           cnt <= x"0";
           flag <= '0';
        elsif stop_pos = '0' then
           flag <= flag;
        elsif rising_edge(clk) then
           if(cnt = x"9")then
               cnt <= x"0";
               flag <= '1';
               cnt <= cnt + '1';
               flag <= '0';
    Q <= cnt;
    process(cnt)
         if ((cnt = x"0") and (flag = '1')) then
             casout <= '1';
             casout <= '0';
         end if;
end upBCD_4bits;
```


在版本一中,假定每個位數都是 10 進位,故沒有區分個位數、十位數。特別需要注意的是 flag 的運用,因為數到 0 會進位,那最初又從 0 開始數,會一開始就進位,為了排除此問題,設定在開始上數後才可以偵測是否需要進位。

```
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity upBCD_16bits is
        clk:in std logic;
         reset:in std_logic;
         stop_pos:in std_logic;
         Q:out std_logic_vector(15 downto 0)
architecture upBCD_16bits of upBCD_16bits is
    component upBCD 4bits is
         reset:in std logic;
         stop_pos:in std_logic;
         casout:out std_logic;
         Q:out std_logic_vector(3 downto 0)
    signal casout_in:std_logic_vector(0 to 2):=(others => '0');
    upBCD0:upBCD_4bits port map(clk, reset, stop_pos, casout_in(0), Q(3 downto 0));
    upBCD1:upBCD_4bits port map(casout_in(0), reset, stop_pos, casout_in(1), Q(7 downto 4));
    upBCD2:upBCD_4bits port map(casout_in(1), reset, stop_pos, casout_in(2), Q(11 downto 8));
upBCD3:upBCD_4bits port map(casout_in(2), reset, stop_pos, casout, Q(15 downto 12));
end upBCD_16bits;
```

上圖示串接四個 BCD 個位數計數器的程式碼,比較需要關注的點是本上的 時脈來源是上一個進位。

波形圖





版本二, 1台機器(0~6060)

程式碼

```
1 library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
    use IEEE.STD LOGIC ARITH.ALL;
4 use IEEE.STD_LOGIC_UNSIGNED.ALL;
6 ventity upBCD_4bits_ten is
        port(
            clk:in std logic;
            reset:in std logic;
            stop pos:in std logic;
            casout:out std logic;
            Q:out std_logic_vector(3 downto 0)
        );
    end upBCD 4bits ten;
16 varchitecture upBCD 4bits ten of upBCD 4bits ten is
        signal cnt:std_logic_vector(3 downto 0):=(others => '0');
        signal flag:std_logic:='0';
19 v begin
        process(clk, reset)
        begin
             if(reset = '0') then
                cnt <= x"0";
                 flag <= '0';
            elsif stop_pos = '0' then
                cnt <= cnt;</pre>
                 flag <= flag;
            elsif rising_edge(clk) then
                if(cnt = x"9")then
                     cnt <= x"0";
                     flag <= '1';
                 else
                     cnt <= cnt + '1';
                     flag <= '0';
                 end if;
            end if;
        end process;
        0 <= cnt;
```

```
library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
    use IEEE.STD_LOGIC_ARITH.ALL;
    use IEEE.STD_LOGIC_UNSIGNED.ALL;
    entity upBCD_4bits_six is
        port(
            clk:in std_logic;
            reset:in std_logic;
            stop_pos:in std_logic;
            casout:out std_logic;
            Q:out std_logic_vector(3 downto 0)
         );
    end upBCD_4bits_six;
    architecture upBCD 4bits six of upBCD 4bits six is
         signal cnt:std_logic_vector(3 downto 0):=(others => '0');
         signal flag:std_logic:='0';
        process(clk, reset)
         begin
             if(reset = '0') then
                 cnt <= x"0";
                 flag <= '0';
             elsif stop_pos = '0' then
                 cnt <= cnt;</pre>
                 flag <= flag;
             elsif rising_edge(clk) then
                 if(cnt = x"5")then -- 時鐘的十位數
                     cnt <= x"0";
                     flag <= '1';
                     cnt <= cnt + '1';</pre>
                     flag <= '0';
                end if;
36
            end if;
         end process;
        Q <= cnt;
```

可以從上圖看到版本二為了區分十位數與個位數,分開寫了兩個檔案,最大的區別本人有使用註解標示出來,就單純是數到哪進位而已。

```
library IEEE;
     use IEEE.STD LOGIC 1164.ALL;
     use IEEE.STD LOGIC ARITH.ALL;
     use IEEE.STD_LOGIC_UNSIGNED.ALL;
 6 ventity upBCD 16bits is
          port(
              clk:in std_logic;
              reset:in std logic;
              stop pos:in std logic;
              casout:out std_logic;
              -- look:out std_logic_vector(0 to 2); -- 觀察進位的flag
              Q:out std logic vector(15 downto 0)
          );
     end entity;
17 v architecture upBCD 16bits of upBCD 16bits is
          component upBCD_4bits_ten is
              clk:in std logic;
              reset:in std logic;
              stop_pos:in std_logic;
23
              casout:out std logic;
              Q:out std logic vector(3 downto 0)
          end component;
          component upBCD_4bits_six is
              port(
                  clk:in std logic;
                  reset:in std_logic;
                  stop_pos:in std_logic;
                  casout:out std_logic;
                  Q:out std logic vector(3 downto 0)
              );
          end component;
          signal casout_in:std_logic_vector(0 to 2):=(others => '0');
      upBCD0:upBCD_4bits_ten port map(clk, reset, stop_pos, casout_in(0), Q(3 downto 0));
      upBCD1:upBCD_4bits_six port map(casout_in(0), reset, stop_pos, casout_in(1), Q(7 downto 4));
      upBCD2:upBCD_4bits_ten port map(casout_in(1), reset, stop_pos, casout_in(2), Q(11 downto 8));
      upBCD3:upBCD_4bits_six port map(casout_in(2), reset, stop_pos, casout, Q(15 downto 12));
   end upBCD_16bits;
   從以上可以看到與版本一的主要差別是多引入了十位數的計數,目在引用的方式
上由上往下第二、四個都套用了十位數的計數規則,而非個位數的數到十進位。
```

頁8

波形圖



共同程式碼

程式碼


```
library ieee;
 1
    use ieee.std logic 1164.all;
    use ieee.std logic unsigned.all;
    entity decoder 7seg is
        PORT (
                 BCD:in std logic vector(3 downto 0);
                 HEX:out std_logic_vector(6 downto 0)
                 );
    end decoder 7seg;
11
    architecture decoder 7seg of decoder 7seg is
    begin
13
        HEX <= "10000000" when BCD = x"0" else
15
                 "1111001" when BCD = x"1" else
                 "0100100" when BCD = x"2" else
                 "0110000" when BCD = x"3" else
18
                 "0011001" when BCD = x"4" else
                 "0010010" when BCD = x"5" else
                 "0000010" when BCD = x"6" else
21
                 "1111000" when BCD = x"7" else
22
                 "0000000" when BCD = x"8" else
                 "0010000" when BCD = x"9" else
                 "1111111";
    end decoder 7seg;
```

從 BCD 呼叫的方式中看到傳進來的是四位元,故以十六進制作為判斷依據 後輸出對應的七段顯示器結果。

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
        clk:in std_logic;
        bot:in std_logic;
        botStop:in std_logic;
        clkin:in std_logic;
                                        -- 兩塊板子接收 reset
-- 接收 stop 信號
-- 發出進位時脈
        stop_pos:in std_logic;
        clkout:out std_logic;
        clkin1:out std_logic;
        clkin1:out std_logic; -- 發出除頻結果,讓第一塊板子拉線接收 stop1, stop2:out std_logic; -- 接收 botStop, 發出 stop 信號, 拉線讓兩塊板子暫停
        rstout1, rstout2:out std_logic; -- 接收 bot, 發出 reset 信號, 拉線讓兩塊板子重置
        Hex0,Hex1,Hex2,Hex3:out std_logic_vector(6 downto 0)
   component upBCD_16bits is
        port(
           clk:in std logic;
            reset:in std_logic;
            stop_pos:in std_logic;
            casout:out std_logic;
            Q:out std_logic_vector(15 downto 0)
            HEX:out std_logic_vector(6 downto 0)
```


```
signal ans:std_logic_vector(15 downto 0);
    signal cnt:integer range 0 to 50000000:=0;
    signal waste:std_logic:='0';
    rstout2 <= bot;
    stop1 <= botStop;</pre>
    stop2 <= botStop;</pre>
        if(rising_edge(clk)) then
            if (cnt < 4999) then
                clkCnt <= '0';
    clkin1 <= clkCnt;</pre>
                                                   -- 第二塊板子拉線接收第一塊板子的clkout
    upBCD:upBCD_16bits port map(clkin, reset, stop_pos, clkout, ans);
    decoder0:decoder_7seg port map(ans(3 downto 0), Hex0);
    decoder1:decoder_7seg port map(ans(7 downto 4), Hex1);
    decoder2:decoder_7seg port map(ans(11 downto 8), Hex2);
    decoder3:decoder_7seg port map(ans(15 downto 12), Hex3);
end BCD;
```

從上圖可以看到為了實現兩塊板子的串接,多設定了許多參數,細部功能及用義在上圖已用註解的方式表明。以下附上本人設計的構想圖。




此專案的題目主要敘述的是串接兩塊,第一快要是萬分之一秒,這操作需要 50M 的時脈來除頻,但如果在 clkin 中直接寫死,第二塊板子也會吃到萬分之一秒而非是第一塊進位的時脈,因此想法是把除頻結果輸出在 clkinl 中,第一塊板子用這輸出拉近時脈接口 clkin,第二塊也可以利用 clkout 拉進去 clkin,一切都是因為沒有把 clkin 當作時脈來源直接寫死。


講完時脈,接下來講解 reset,理想是指按一個按鈕就可以同時重置兩塊板子,因此需要把一個信號放大成兩個,所以上圖可以看到假設我的 reset 按鈕是 bot,而 bot 輸出在 rstout1、rstout2、rstout3 中,這三個輸出接口都是相同的信號,等於同時有三個 reset 輸入,最多可提供三塊板子的串接。接下來暫停也與重置的操作相同,為了放大信號,做了相同的事情。




波形圖



上圖是在 clkin 設定 3ns 時的 reset,可以從 HEX1 中前後狀態看到有確實的做到歸零。且需要留意的是 reset 在約 770ns 的地方。




上圖是在 clkin 設定 3ns 時的 stop,可以從 HEX1 中前後狀態看到有確實的做到暫停。且需要留意的是 reset 在約 580ns 的地方。



上圖是在 clkin 設定 6ns 時的 reset,可以從 HEX1 中前後狀態看到有確實的做到歸零。且需要留意的是 reset 在約 770ns 的地方,與 3ns 的相同,因為沒辦法模擬出兩塊板子的行為,只能用操作變因的思考模式呈現出來,首先看到 clk 設定的固定式 10ns 一個週期,與 3ns、6ns 不同,清楚區隔出不同步,是需要經過除頻後才互相有關係。給定 3ns、6ns 的用意是在相同的地方,以不同的週期呈現出相同行為,表示該行為(stop、reset)的正確性推估。

另外可以看到的是 botStop 的暫停訊號在結果中有確實地被放大成三個訊號, bot 也是如此,故可以正確執行 stop、reset 的行為。



上圖是在 clkin 設定 6ns 時的 reset,可以從 HEX1 中前後狀態看到有確實的做到暫停。且需要留意的是 stop 在約 580ns 的地方,與 3ns 的相同,因為沒辦法模擬出兩塊板子的行為,只能用操作變因的思考模式呈現出來,首先看到 clk 設定的固定式 10ns 一個週期,與 3ns、6ns 不同,清楚區隔出不同步,是需要經過除頻後才互相有關係。給定 3ns、6ns 的用意是在相同的地方,以不同的週期呈現出相同行為,表示該行為(stop、reset)的正確性推估。

另外可以看到的是 botStop 的暫停訊號在結果中有確實地被放大成三個訊號, bot 也是如此,故可以正確執行 stop、reset 的行為。

額外功能:暫停計數(非歸零)

程式碼

```
library IEEE;
1
   use IEEE.STD LOGIC 1164.ALL;
   use IEEE.STD_LOGIC_ARITH.ALL;
   use IEEE.STD_LOGIC_UNSIGNED.ALL;
   entity upBCD_4bits_ten is
        port(
            clk:in std logic;
            reset:in std_logic;
            stop pos:in std logic;
            casout:out std logic;
            Q:out std_logic_vector(3 downto 0)
        );
   end upBCD 4bits ten;
   architecture upBCD 4bits ten of upBCD 4bits ten is
        signal cnt:std_logic_vector(3 downto 0):=(others => '0');
        signal flag:std logic:='0';
    begin
        process(clk, reset)
        begin
            if(reset = '0') then
                cnt <= x"0";
                flag <= '0';
            elsif stop_pos = '0' then
                cnt <= cnt;</pre>
                flag <= flag;
            elsif rising_edge(clk) then
                if(cnt = x"9")then
                    cnt <= x"0";
                    flag <= '1';
                    cnt <= cnt + '1';
                    flag <= '0';
                end if;
            end if;
        end process:
        Q <= cnt;
```

增加的功能是暫停,主要程式碼在25~27行,設定當非歸零、非可上數的操作即暫停。而波形圖的呈現已經於上面內容表示完畢。

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_MNSIGNED.ALL;
use IEEE.STD_LOGIC_MNSIGNED.ALL;

entity BCD_three is

clk:in std_logic; -- 绑定 bot 0 按鈕(reset)
botStop:in std_logic; -- 绑定 bot 1 按鈕(reset)

clk:in: std_logic; -- 绑定 bot 1 按鈕(stop)

clk:in: std_logic; -- 操收 bot 1 按鈕(stop)

clk:in: std_logic; -- 操收 stop debt counter)

reset:in std_logic; -- 操收 stop debt counter)

clk:in:out std_logic; -- 接收 stop debt counter)

clk:in:out std_logic; -- 接出 botStop, 会出 stop debt counter)

reset:in std_logic; -- 接出 botStop, 会出 stop debt counter)

reset:in std_logic; -- 接收 botStop, 会出 stop debt counter)

product std_logic; -- 接收 botStop, 会出 stop debt counter)


reset:in std_logic; -- 接收 botStop, 会出 reset febt, 拉特港两维核子查管 restout1, restout2, restout3:out std_logic; -- 接收 botStop, 会出 reset febt, 拉特港两维核子查管 restout1, restout2, restout3:out std_logic; -- 接收 botStop, 会出 reset febt, 拉特港两维核子查管 reset:in std_logic; reset:in std_logic; reset:in std_logic; casout:out std_logic; casout:ou
```

```
signal ans:std_logic_vector(15 downto 0);
                                                           -- 除頻器(範圍 1 秒 -> 1/10000 秒)
-- 除頻後 clock
        signal cnt:integer range 0 to 50000000:=0;
        signal clkCnt:std_logic:='0';
        signal waste:std_logic:='0';
        rstout1 <= bot;
        rstout2 <= bot;
        rstout3 <= bot;
        stop1 <= botStop;</pre>
        stop2 <= botStop;</pre>
        stop3 <= botStop;</pre>
             if(rising_edge(clk)) then
                     clkCnt <= '0';
                     cnt <= 0;
        end process:
        upBCD:upBCD_16bits port map(clkin, reset, stop_pos, clkout, ans);
        decoder0:decoder_7seg port map(ans(3 downto 0), Hex0);
        decoder1:decoder_7seg port map(ans(7 downto 4), Hex1);
        decoder2:decoder_7seg port map(ans(11 downto 8), Hex2);
        decoder3:decoder_7seg port map(ans(15 downto 12), Hex3);
76 end BCD three;
```


由上圖可以看到與基本題有明顯不同的是第 48 行、52 行,為了實現三塊板子的串接,必要的是多個 reset,因為第三塊板子也要因為我按下一個重置按鈕而作重置的操作。


至於暫停,也許可以不用,想法是如果前兩塊板子都暫停了,意味著已經停止上數,因此第三塊板子的時脈不可能在暫停的區間內有正緣觸發的動作,同理第二塊也是,因此最理想的狀態下是只有第一塊需要,往後都會因為第一塊停止上數而表現出暫停的現象。但為了保證結果的正確,最安全的方式也就是全都接。

波形圖



從上圖可以清楚看到週期 5ns 的三塊板子串接結果之 stop 結果正確,可以透過 HEXO 前後狀態確認其結果。





圖中圓圈可以用寫死的方式來理解、而矩形則是可以想成一個模塊,可以 接受任一時脈、重置來源、暫停來源。並附上本人在此專案中的接腳對應。

心得

透過此專案的撰寫,本人清楚的認知到自己這學期沒有白活,每次熬夜寫的硬體語言沒有還給老師,我還好好的應用到了專案中。也感謝自己每次的堅持,透過一次次基礎題與每次難搞的加分題慢慢累積出了勉強能做出小玩具的程度。