

數位系統設計作業 HW5

學號:01257027|姓名:林承羿

基本題: 用 2 對 1 多工器組成 4 對 1 多工器(使用 port map)


程式碼

基本元件,用此組成所有問題的最小單元


```
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
       I:in std_logic_vector(3 downto 0);
                                                       -- 四項輸入
-- 兩層電路需要兩個select
       S:in std_logic_vector(1 downto 0);
       X:out std_logic
                                                      -- 連接兩層電路間的signal
    signal tmp:std_logic_vector(1 downto 0);
       port(
           S:in std_logic;
           X:out std_logic
    DE0:DE2to1 port map(I(1 downto 0), S(1), tmp(0)); -- 引用元件,輸出放進signal
    DE1:DE2to1 port map(I(3 downto 2), S(1), tmp(1));
    DE2:DE2to1 port map(tmp, S(0), X);
                                                       -- 第二層電路,接上輸出
end DE4to1;
```

以上程式說明


以下為程式表示圖



波形圖



純輸出



藍色箭頭應與 X 相同

加分題: 用2對1多工器組成8對1多工器


a. 使用 port map

問題:小丑...來自 PPT 的詐欺(寫漂亮迴圈根本編譯就不會過),如 I, j 根本不能拿來當 index 遍歷。考慮過是否因為 generate 更換 loop,但網路上資料皆提示 loop 更 偏向 assign value,如果行為只是接線,應當使用 generate。那拿 I 先以 generic 的形式存在跳過整數問題,但不可以編譯:)

```
| Control 16 th Column Angelous Challes (Protecting Tools ) | Window 16 th | Part | Pa
```


程式碼

以下圖片表示此題及加分題所有程式圖像化示意圖




波形圖

純波形輸出



以下對波形圖的解釋




b.使用 function

程式碼

以上程式碼區塊與a有很大相似,電路圖可參考a部分

波形圖

以下波型圖與 a 相同(不同的檔案,取相同 ns 的結果),顯示結果相同,符合預想,解釋可參考 a 部分



c.使用 procedure

程式碼


小插曲: procedure 如果參數不輸入 type, 默認以 variable 接收, 需以:= 接受 assign

Value,故 signal 在 <= 表 assign 的情況下為必寫。

以上程式碼區塊與a有很大相似,電路圖可參考a部分

波形圖

以下波型圖與 a 相同 (不同的檔案·取相同 ns 的結果) · 顯示結果相同·符合預想·解釋可參考 a 部分



心得

在此次實驗中,本人更認知到錯誤只有自己拿頭去撞才會知道原資料上寫得有多少 充滿美好的幻想。更了解到自己上網查閱更多資料的重要性。

且在經歷此次過程後,我深刻體驗到學過都是有用的,證實了資料結構中提及的— 凡是有意義的程式碼,接必須滿足可使用紙筆追蹤且為有限狀態的事實。慢慢一步步照 著程式的腳步,我學到了更多指令中想傳達的意思。

雖然如同教授於題目講解所述,"希望"可以使用 for generate 、 if generate 描述電路,但經歷三小時嘗試的我了解到這...似乎是過於美好的理想,種種現實表示要碼我得換種寫法,要碼放棄高階描述使用暴力,希望有機會可以更深入的了解如何撰寫高階描述而非全靠蠻力硬幹。