

# 數位系統設計作業 HW7

學號:01257027|姓名:林承羿

## 前置作業:

下列圖片為在執行最後包裝前應該撰寫的各自功能,即指定 sw = 00、01、10、11 該做的事情,以下照片順序也依照功能順序編排。

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.std_logic_unsigned.all;
4
5 entity add is
6 port(
7 X:in std_logic_vector(3 downto 0);
8 Y:in std_logic_vector(3 downto 0);
9 Q:out std_logic_vector(7 downto 0)
10 );
11 end add;
12
13 architecture add of add is
14 begin
15 Q <= ("0000" & X) + ("0000" & Y);
16 end add;
17
18 g現當 sw = 00 應該為加法
```

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity FA_nbit is
generic(number :integer range 1 to 32 := 3);
PORT(

A:in std_logic_vector(number-1 downto 0);
B:in std_logic_vector(number-1 downto 0);
cin:in std_logic;
Q:out std_logic_vector(number-1 downto 0);
cout:out std_logic

pend FA_nbit;

architecture FA_nbit of FA_nbit is
signal tmp :std_logic_vector(number downto 0);

tmp <= ('0' & A) + B + cin;
Q <= tmp(number-1 downto 0);
cout <= tmp(number-1 downto 0);
cout <= tmp(number);

-- 存入進位

end FA_nbit;
```

實現當 (sw = 01、10、11) or (按下按鈕二) 應該為乘法。

上圖為定義每列結果如何相加。下圖為實現多 bits 乘法電路。

```
| The PROBLEM |
```

```
library ieee;
    use ieee.std_logic_unsigned.all;
    use ieee.std_logic_1164.all;
    entity digits is
    port(
            BIN:in integer range 0 to 9999;
            num3: out integer range 0 to 9;
            num2: out integer range 0 to 9;
            num1: out integer range 0 to 9;
11
12
            num0: out integer range 0 to 9
            );
    end digits;
    architecture digits of digits is
    begin
        num3 <= BIN /1000;
                                                -- 算出千位數
21
        num2 \le (BIN /100) \mod 10;
22
        num1 <= (BIN /10) mod 10;
        num0 <= BIN mod 10;</pre>
    end digits;
        在做七段顯示器步驟前,需決定每位數應該顯示什麼數字
```

# 第一題 (不含 BUTTON2)


#### 程式碼

```
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;
                                                                             -- 資料來源
                                                                             -- bt 為基本題按鈕,bt2 為加法題按鈕
-- 七段顯示器結果
             HEX0,HEX1,HEX2,HEX3:out std_logic_vector(6 downto 0)
end mul_nbit_hex;
            generic(number :integer range 1 to 32);
                     X:in std_logic_vector(number-1 downto 0);
                     Y:in std_logic_vector(number-1 downto 0);
                     Ans:out std_logic_vector(2*number-1 downto 0)
        end component;
                 BIN:in integer range 0 to 9999;
                 num0: out integer range 0 to 9
                   BCD:in std_logic_vector(3 downto 0);
       signal P, f0, f1, f2, f3:std_logic_vector(7 downto 0);
signal f4:std_logic_vector(15 downto 0);
       signal show:LOGIC_array;
```

本人在此處只顯示出部分結果,由於波行模擬在停止線大於 1us 會產生 ERROR,除非最小的週期壓縮至 0.48828125 ns,必超出限制範圍,故以部分結果表示此 code 可以正常運作。

分析為: 考慮一開始是否 bt 作用分別結果是啥 · Y 為 2ns · 各 1ns 為區間。 再考慮區間為(0~15) · 故 2 \* 16 = 32ns 為 X · 再考慮 sw 區間也是(0~15) · 即 32 \* 16 = 1536ns · 而 bt 要包含 sw 四個模式 · 為 1536 \* 4 = 6144ns · 最後考慮 bt2 是否作用 · 故 6144 \* 2 = 12888ns ·

而在心得後面本人補上全部結果,當然因為時間的限制,我只能找出限制時間的問題,因此全部的結果無法顯示七段顯示器結果。



# 加分題:按下 BUTTON2 後顯示 $(X \cdot Y)^2$

程式碼(由於基本提即包含加分題,佳芬提部分為複製貼上,說明已在基本題)

```
type INT_array is Array (0 to 3) of integer range 0 to 9;
type LOGIC_array is Array (0 to 3) of std_logic_vector(3 downto 0);
         signal show:LOGIC_array;
U3:digits port map(Conv_integer(X),num1(3),num1(2),num1(1),num1(0));
U4:digits port map(Conv_integer(Y),num2(3),num2(2),num2(1),num2(0));
                                                                                                               -- num1 為 本身來源(每位數)的整數(沒按按鈕的時候)
-- num2 為 本身來源(每位數)的整數(沒按按鈕的時候)
show(0) <= conv_std_logic_vector(num(0),4) when (bt = '0')or(bt2 = '0') else -- 接下接鈕(0)顯示運算結果,不然(1)顯示撥到的數字 conv_std_logic_vector(num1(0),4);
show(1) <= conv_std_logic_vector(num(1),4) when (bt = '0')or(bt2 = '0') else
conv_std_logic_vector(num1(1),4);</pre>
HEX0_part:decoder_7seg port map(show(0),HEX0);

HEX1_part:decoder_7seg port map(show(1),HEX1);


HEX2_part:decoder_7seg port map(show(2),HEX2);

HEX3_part:decoder_7seg port map(show(3),HEX3);
          以上為包裝所有時做功能的主程式碼,包括加分題也在其中
```

本人在此處只顯示出部分結果,由於波行模擬在停止線大於 1us 會產生 ERROR,除非最小的週期壓縮至 0.48828125 ns,必超出限制範圍,故以部分結果表示此 code 可以正常運作。

分析為: 考慮—開始是否 bt 作用分別結果是啥, Y 為 2ns, 各 1ns 為區間。 再考慮區間為(0~15), 故 2\*16 = 32ns 為 X, 再考慮 sw 區間也是(0~15),即 32\*16 = 1536ns, 而 bt 要包含 sw 四個模式, 為 1536\*4 = 6144ns, 最後考慮 bt2 是否作用, 故 6144\*2 = 12888ns。

而在心得後面本人補上全部結果,當然因為時間的限制,我只能找出限制時間的問題,因此全部的結果無法顯示七段顯示器結果。



## 心得

經由此次實驗,我更了解如何運用開學至今所學的部分,從一開始把全部代碼寫在同一份檔案,而現在的我學會了 port map,學會包裝程式碼,增加可讀性,也提高重複利用率,更增加了可驗證性,即更方便的為一小單元做個別的測試,而不是全部做完才只能祈禱一次撞過。

在此次實習學到最重要的即轉換為數之餘時間的問題,由於想要驗證全部的結果是否正確,又因為想要取整故最小的週期抓了6ns,而結果就是最大的週期需要12,288ns,因此需要分開看結果是否正確。

## 確認 show

經由排除法,本人發現問題點出再 digit 的 entity,但因為邏輯上我需要除法、取餘數的操作,因為不可省略,似乎也沒有改善的餘地,因此以下結果為在1us 內能做到最大限度確認 show 即在進入七段顯示器前的各位數應為什麼。

發生了點小意外,本人發現等待五分鐘以上是有機會跑出來的,因此即使出現 ERROR,可發現全是接近 1us 附近會發生的,但似乎還是可以的,但很顯然這屬於一種危險操作。

```
# ERROR! Vector Mismatch for output port ans[0] :: @time = 999424.000 ps
     Expected value = 00000000
     Real value = 11000001
# ERROR! Vector Mismatch for output port ans[6] :: @time = 999424.000 ps
     Expected value = 00000000
#
     Real value = 11000001
# ERROR! Vector Mismatch for output port ans[7] :: @time = 999424.000 ps
     Expected value = 00000000
     Real value = 11000001
# ERROR! Vector Mismatch for output port ans[5] :: @time = 999936.000 ps
     Expected value = 00000000
#
     Real value = 11100001
        4 mismatched vectors: Simulation failed!
# ** Note: $finish : mul_nbit_nohex.vwf.vt(585)
# Time: 1 us Iteration: 0 Instance: /mul_nbit_nohex_vlg_vec_tst/tb_out
```

#### 程式碼

可以明顯看出本人修改了 port 使輸出部分增加了 ans(讓 P 接出結果),與 show\_ans(讓接入七段顯示器前的數直接出結果),並於程式最後一列使用&串接 4 個 4 bits(0~9 需要 4 bits)

```
library ieee:
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;
entity mul nbit nohex is
    PORT(
            X:in std logic vector(3 downto 0);
            Y:in std logic vector(3 downto 0);
            sw:in std_logic_vector(1 downto 0);
            bt, bt2:in std logic;
            show_ans:out std_logic_vector(15 downto 0);
            ans:out std_logic_vector(7 downto 0)
            );
end mul nbit nohex;
architecture mul_nbit_hex of mul_nbit_nohex is
        component mul nn is
            generic(number :integer range 1 to 32);
            PORT(
                    X:in std logic vector(number-1 downto 0);
                    Y:in std_logic_vector(number-1 downto 0);
                    Ans:out std_logic_vector(2*number-1 downto 0)
        end component;
        component digits is
                BIN: in integer range 0 to 9999;
                num3: out integer range 0 to 9;
                num2: out integer range 0 to 9;
                num1: out integer range 0 to 9;
                num0: out integer range 0 to 9
                );
        end component;
```

```
component add is

port(

X:in std_logic_vector(3 downto 0);
Y:in std_logic_vector(3 downto 0);
Q:out std_logic_vector(7 downto 0)

dd


);
end component;

BCD:in std_logic_vector(3 downto 0);
HEX:out std_logic_vector(6 downto 0)

;
end component;

type INT_array is Array (0 to 3) of integer range 0 to 9;
type LOGIC_array is Array (0 to 3) of std_logic_vector(3 downto 0);
signal num,num1,num2: INT_array;
signal P, f0, f1, f2, f3:std_logic_vector(7 downto 0);
signal show:LOGIC_array;
```

```
begin
               FUNO: add port map(X, Y, f0);
               FUN1: mul_nn generic map(4) port map(X, Y, f1);
               FUN2: mul_nn generic map(4) port map(X, X, f2);
               FUN3: mul_nn generic map(4) port map(Y, Y, f3);
               FUN4: mul_nn generic map(8) port map(f2, f3, f4);
               process(sw, bt2)
               begin
                      if (bt2 = '0') then
                             p \leftarrow f4(7 \text{ downto } 0);
                      else
                             if (sw = "00") then
                                   p <= f0;
                             elsif (sw = "01") then
                                   p \leftarrow f1;
                             elsif (sw = "10") then
                                    p \leftarrow f2;
                             elsif (sw = "11") then
82
                                    p \leftarrow f3;
                             end if;
                      end if;
               end process;
               ans \leq p;
           conv_std_logic_vector(num(0),4) when (bt = '0')or(bt2 = '0') else
_ std_logic_vector(num1(0),4);
          = conv_std_logic_vector(num(1),4) when (bt = '0')or(bt2 = '0') else
onv_std_logic_vector(num1(1),4);
          conv_std_logic_vector(num(2),4) when (bt = '0')or(bt2 = '0') else
nv_std_logic_vector(num2(0),4);
         <= conv_std_logic_vector(num(3),4) when (bt = '0')or(bt2 = '0') else
conv_std_logic_vector(num2(1),4);
<= show(3) & show(2) & show(0);</pre>
```



## 確認全部輸出結果:


藉由禮拜五當場坐牢搞出來燒完板子觀察發現基本題可以正常運作,保證結果 P 每位數轉換成七段顯示器是正確結果,因此只確認 P 結果是否符合加分題。 且因為 P 為運算結果,而非顯示結果,在未按下任何按鈕時目前強迫每 bits 為 1,即 255。

#### 程式碼

可以明顯看出本人修改了 port 使 P 可以串接 ans 查看是否經由 sw 選到合適的運算,最後也從波型圖得知結果符合自身預期。

```
library ieee;
use ieee.std logic 1164.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;
entity mul_nbit_all is
    PORT (
            X:in std logic vector(3 downto 0);
            Y:in std_logic_vector(3 downto 0);
            sw:in std_logic_vector(1 downto 0);
            bt, bt2:in std_logic;
            ans:out std_logic_vector(7 downto 0)
            );
end mul_nbit_all;
architecture mul_nbit_hex of mul_nbit_all is
        component mul_nn is
            generic(number :integer range 1 to 32);
            PORT(
                    X:in std logic vector(number-1 downto 0);
                    Y:in std_logic_vector(number-1 downto 0);
                    Ans:out std_logic_vector(2*number-1 downto 0)
                    );
        end component;
        component digits is
        port(
                BIN:in integer range 0 to 9999;
                num3: out integer range 0 to 9;
                num2: out integer range 0 to 9;
                num1: out integer range 0 to 9;
                num0: out integer range 0 to 9
                );
        end component;
```

```
component add is
        X:in std_logic_vector(3 downto 0);
        Y:in std_logic_vector(3 downto 0);
        Q:out std_logic_vector(7 downto 0)
component decoder_7seg is
            BCD:in std_logic_vector(3 downto 0);
           HEX:out std_logic_vector(6 downto 0)
type INT_array is Array (0 to 3) of integer range 0 to 9;
type LOGIC array is Array (0 to 3) of std_logic_vector(3 downto 0);
signal num,num1,num2: INT_array;
signal P, f0, f1, f2, f3:std_logic_vector(7 downto 0);
signal f4:std_logic_vector(15 downto 0);
signal show:LOGIC_array;
```



## 最後的嘗試:

這是一場對於 cpu 的折磨,經過前面幾個 ERROR 多到爆炸但只要等得夠久,好像都有正確的波型圖跑出來,我漸漸意識到似乎不是 ERROR 跑不出來,是因為某個沒\$的人到現在還在用四代 i5,所以理論上 code 沒問題,只要拿著這代碼跟十幾年前的時脈比誰有耐心應該~就會過了?(我很希望是這樣)

### 程式碼

```
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;
             HEX0,HEX1,HEX2,HEX3:out std_logic_vector(6 downto 0)
end mul_nbit_hex;
             generic(number :integer range 1 to 32);
                     X:in std_logic_vector(number-1 downto 0);
                     Y:in std_logic_vector(number-1 downto 0);
                     Ans:out std_logic_vector(2*number-1 downto 0)
                 num0: out integer range 0 to 9
       component add is
       component decoder_7seg is
       signal num,num1,num2: INT_array;
       signal P, f0, f1, f2, f3:std_logic_vector(7 downto 0);
signal f4:std_logic_vector(15 downto 0);
       signal show:LOGIC_array;
```

```
| March | Mar
```

是的,這是一個等等黨的勝利。在經過煎熬的十分鐘,他終究把結果吐出來了,不是我寫得不好,是我等的不夠久: P

但這一切的前提建立在用最多 1us 的時間做完所有事情,因此最小週期甚至 只有 0.24ns,如果你跑了這檔案,你可以很明顯發現因為小數點後其實有更多位 數,只是他最多做到小數點後兩位故出現許多不同大小的區間。

