PROCESSADOR MULTI-CICLO - R8

1 CARACTERÍSTICAS GERAIS

- Arquitetura load-store: as operações lógico/aritméticas são executadas entre registradores, e as operações de acesso à memória só executam ou uma leitura (load) ou uma escrita (store).
- Banco de registradores: devido à característica load/store, o processador deve ter um conjunto grande de registradores, para reduzir o número de acessos à memória (em processadores reais este acesso externo representa perda de desempenho). Esta característica difere da arquitetura baseada em acumulador, a qual mantém todos os dados em memória, realizando as operações aritméticas entre um conteúdo que está em memória e um ou poucos registrador(es) especial (ais), denominado(s) acumulador(es). Considere o exemplo: for(i=0; i<1000; i++). Neste exemplo, caso 'i' esteja armazenado em memória teremos 2000 acessos à memória, realizando leitura e escrita a cada iteração. Caso tenhamos o valor de 'i' armazenado em registrador, apenas operamos sobre o registrador, sem acesso à memória externa durante a maior parte do tempo!</p>
- Formato regular para as instruções: todas as instruções possuem exatamente o mesmo tamanho, e ocupam 1 palavra de memória. A instrução contém o código da operação e o(s) operando(s), caso exista(m).
- Poucos modos de endereçamento.
- Bloco de controle *hardwired*, e não micro-programado.

Assim, este processador é praticamente uma máquina RISC, faltando contudo algumas características que existem em qualquer máquina RISC, tal como *pipelines*, assunto que será visto ao final da disciplina.

Características específicas do nosso processador multi-ciclo:

- dados e endereços são de 16 bits (processador de 16 bits).
- endereçamento de memória a palavra (cada endereço corresponde a um identificador de uma posição onde residem 16 bits de conteúdo).
- banco de registradores com 16 registradores de uso geral.
- 4 flags de estado: negativo, zero, carry, overflow.
- execução das instruções em 3 ou 4 ciclos, ou seja, CPI entre 3 e 4.

2 CONJUNTO DE INSTRUÇÕES

O conjunto de instruções do processador realiza as seguintes operações:

- Operações lógicas e aritméticas binárias (com 2 operandos): soma, subtração, E, OU, OU exclusivo.
- Operações lógicas e aritméticas com constantes curtas: soma, subtração.
- Operações unárias (com 1 operando): deslocamento para direita ou esquerda e inversão (NOT).
- Carga de metade de um registrador com uma constante (LDL e LDH).
- Inicialização do apontador de pilha (LDSP) e retorno de subrotina (RTS).
- NOP (no operation): operação vazia (útil para laços de espera e reserva de espaço).
- HALT: suspende a execução de instruções.
- Load: leitura de posição de memória para um registrador (LD).
- Store: armazenamento de dado de um registrador em uma posição de memória (ST).
- Saltos e chamada de subrotina com endereçamento *relativo* com deslocamento curto ou longo (contido em um registrador) e endereçamento *absoluto* (a registrador).
- Inserção e remoção de valores no/do topo da pilha (PUSH e POP).

TABELA DE INSTRUÇÕES DO PROCESSADOR R8:

Instrução	FORMATO DA INSTRUÇÃO]				
	15 – 12	11 - 8	7 - 4	3 - 0	AÇÃO			
ADD Rt, Rs1,Rs2	0	R target	R source1	R source2	Rt ← Rs1 + Rs2 ; Inz ; Icv			
SUB Rt, Rs1,Rs2	1	R target	R source1	R source2	Rt ← Rs1 - Rs2 ; Inz ; Icv			
AND Rt, Rs1,Rs2	2	R target	R source1	R source2	Rt ← Rs1 and Rs2; Inz			
OR Rt, Rs1,Rs2	3	R target	R source1	R source2	Rt ← Rs1 or Rs2; Inz			
XOR Rt, Rs1,Rs2	4	R target	R source1	R source2	Rt ← Rs1 xor Rs2; Inz			
-								
ADDI Rt, cte8	5	R target	Cons	stante	Rt ← Rt + ("00000000" & constante); Inz ; Icv			
SUBI Rt, cte8	6	R target	Cons	stante	Rt ← Rt - ("00000000" & constante); Inz; Icv			
LDL Rt, cte8	7	R target	Cons	stante	Rt ← RtH & constante			
LDH Rt, cte8	8	R target	Cons	stante	Rt ← constante & RtL			
LD Rt, Rs1,Rs2	9	R target	R source1	R source2	Rt ← PMEM (Rs1+Rs2)			
ST Rt, Rs1,Rs2	Α	R target	R source1	R source2	PMEM (Rs1+Rs2) ← Rt			
SL0 Rt, Rs1	В	R target	R source1	0	Rt[15:0] ← Rs1[14:0] & 0 ; Inz			
SL1 Rt, Rs1	В	R target	R source1	1	Rt[15:0] ← Rs1[14:0] & 1; Inz			
SR0 Rt, Rs1	В	R target	R source1	2	Rt[15:0] ← 0 & Rs1 [15:1]; Inz			
SR1 Rt, Rs1	В	R target	R source1	3	Rt[15:0] ← 1 & Rs1 [15:1]; Inz			
NOT Rt, Rs1	В	R target	R source1	4	Rt ← not (Rs1); Inz			
					-			
NOP	В	-	-	5	nenhuma ação			
HALT	В	-	-	6	suspende seqüência de ciclos de busca e execução			
LDSP Rs1	В	-	R source1	7	SP ← Rs1 (inicializa o apontador de pilha)			
RTS	В	-	-	8	PC ←PMEM(SP+1) ; SP←SP+1			
POP Rt	В	R target	-	9	Rt ←PMEM(SP+1); SP←SP+1			
PUSH Rt	В	R target	_	Α	PMEM(SP)←Rt;			
		ű			SP←SP-1			
JMPR Rs1	С	-	R source1	0	PC ← PC + Rs1 (não depende de flag de estado)			
JMPNR Rs1	С	-	R source1	1	if $(n = 1)$ PC \leftarrow PC + Rs1			
JMPZR Rs1	С	-	R source1	2	if (z =1) PC ← PC + Rs1			
JMPCR Rs1	С	-	R source1	3	if $(c = 1)$ PC \leftarrow PC + Rs1			
JMPVR Rs1	С	-	R source1	4	if (v =1) PC ← PC + Rs1			
JMP Rs1	С	-	R source1	5	PC ← Rs1 (não depende de flag de estado)			
JMPN Rs1	С	-	R source1	6	if (n =1) PC ← Rs1			
JMPZ Rs1	С	-	R source1	7	if (z =1) PC ← Rs1			
JMPC Rs1	С	-	R source1	8	if (c =1) PC ← Rs1			
JMPV Rs1	С	-	R source1	9	if (v =1) PC ← Rs1			
JSRR Rs1	С	-	R source1	Α	PMEM(SP)←PC; SP←SP-1;			
100 5:4			D		PC← PC+ Rs1			
JSR Rs1	С	-	R source1	В	PMEM(SP)←PC; SP←SP-1; PC← Rs1			
JMPD desloc	D	-	Deslocamento (10 bits)	PC ← PC + ext_sinal & desloc			
JMPND desloc	Е	0	Deslocamento (10 bits)		if $(n = 1)$ PC \leftarrow PC + ext_sinal & desloc			
JMPZD desloc	Е	1	ì		if (z=1) PC ← PC + ext_sinal & desloc			
JMPCD desloc	Е	2	Deslocamento (10 bits)		if $(c = 1) PC \leftarrow PC + ext_sinal & desloc$			
JMPVD desloc	Е	3	Deslocamento (·	if $(v=1)$ PC \leftarrow PC + ext_sinal & desloc			
JSRD desloc	F	Deslocamento (12 bits)			PMEM(SP)←PC; SP←SP-1; PC← PC + ext_sinal & desloc			
	_							

As seguintes convenções foram utilizadas na tabela:

RtH: oito bits mais significativos de Rt
RtL: oito bits menos significativos de Rt
&: concatenação de vetores de bits

←: atribuição de valor a registrador ou posição de memória PMEM(x): conteúdo de posição de memória cujo endereço é x

Rt: Rtarget [destino]

Rs1: Rsource1 Rs2: Rsource2

Inz: ativam o armazenamento dos *flags* de estado negativo e zero lcv: ativam o armazenamento dos *flags* de estado *carry* e *overflow*

3 REGISTRADORES DO BLOCO DE DADOS

O processador conta com o seguinte conjunto de registradores de 16 bits:

- IR (instruction register): armazena o código de operação (opcode) da instrução atual e o(s) operando(s) desta.
- PC (program counter): é o contador de programa.
- SP (*stack pointer*): armazena o endereço do topo da pilha, controla a chamada e retorno de subrotinas. Deve ser inicializado a cada programa com a instrução LDSP (carrega endereço do topo da pilha).
- 16 registradores de propósito geral, R0 a R15. O banco de registradores tem uma porta de escrita e duas de leitura. Isto significa que é possível escrever em apenas um registrador por vez, porém é possível fazer duas leituras simultâneas, colocando o conteúdo de um registrador no barramento de saída *SOURCE1* (S1) e o conteúdo de outro registrador (ou o mesmo) no barramento de saída *SOURCE2* (S2).
- quatro *bits* de estado, denominados **n** (negativo), **z** (zero), **c** (carry) e **v** (overflow), utilizados para controle dos saltos e chamadas a subrotinas. O estado dos *flags*, 0 ou 1, é determinado durante as operações lógicas/aritméticas.

Há também registradores temporários, mostrados posteriormente, os quais são utilizados durante a execução das instruções. Os valores lidos do banco de registradores são armazenados nos registradores *RA* e *RB*. O valor obtido pela execução de uma dada operação lógico-aritmética é armazenado no registrador *RULA*.

4 RELAÇÃO ENTRE O PROCESSADOR E A MEMÓRIA EXTERNA

A Figura 1a ilustra a relação entre o processador e a memória externa. O processador recebe do mundo externo dois sinais de controle: *clock*, que sincroniza os eventos internos ao processador; e *reset*, que inicializa o processador para iniciar a execução de instruções a partir do endereço zero da memória.

O bloco de controle gera a microinstrução (µinst) para a execução das instruções. A microinstrução é responsável por comandar as ações que serão executadas no bloco de dados, como seleção de registradores, operação que a ULA executará e acesso à memória externa.

O bloco de dados envia para o bloco de controle a instrução corrente (conteúdo do *IR*) e os qualificadores de estado (*flags*). O bloco de dados também é responsável pela comunicação com a memória externa. Os sinais para a troca de informações com a memória são: *data* (barramento bidirecional de 16 bits para os dados) e *address* (barramento de 16 bits com os endereços de memória).

O controle de acesso à memória é feito pelo bloco de controle, através dos sinais *ce* e *rw*. O sinal *ce* indica se está em curso uma operação com a memória e o sinal *rw* indica se esta operação é de escrita ou de leitura.

É importante ressaltar que os blocos de dados e controle operam em fases distintas do sinal clock. Em uma borda do clock (por exemplo, subida) o bloco de controle gera a micro-instrução, e na borda seguinte (descida) o bloco de dados modifica os registradores. Com isto sempre teremos dados estáveis nas transições de clock em cada um dos blocos.

A Figura 1b representa o nível mais alto da hierarquia do processador, através da linguagem de descrição de hardware VHDL. Nesta figura os blocos estão conectados entre si por *sinais*, sendo instanciados pelo comando *port map*.

PROCESSADOR

```
entity processador is
      port( ck,rst: in std_logic;
            data: inout reg16;
            address: out reg16:
            ce, rw: out std logic );
architecture processador of processador is
      signal flag: reg4;
      signal uins: microinstrucao;
      signal ir: reg16;
  begin
      dp: datapath
          port map ( uins=>uins, ck=>ck, rst=>rst,
                    instrucao=>ir,endereco=>address,
data=>data, flag=>flag);
      ctrl: controle
            port map(uins=>uins, ck=>ck, rst=>rst,
                      flag=>flag, ir=>ir);
      ce <= uins.ce:
      rw <= uins.rw:
end processador;
```

- (a) Diagrama de blocos processador-memória
- (b) Descrição VHDL do nível mais alto da hierarquia da descrição do processador

Figura 1 - Relação entre o processador e a memória externa.

5 EXECUÇÃO DAS INSTRUÇÕES NO BLOCO DE DADOS

A execução das instruções neste processador requer 3 ou 4 ciclos de relógio (a única exceção é a instrução *halt*, que é executada em dois ciclos).

Os ciclos são assim denominados:

- Ciclo 1 : busca da instrução. Comum a todas as instruções.
- Ciclo 2 : leitura de registradores. Comum a todas as instruções, exceto o halt.
- Ciclo 3 : operação com a ula. Comum a todas as instruções, exceto o halt.
- Ciclo 4 : execução. Conforme o tipo de operação realizada.

5.1 Ciclo de Busca da Instrução

Busca a instrução endereçada pelo registrador PC na memória, grava a instrução no registrador IR e incrementa o PC:

$IR \leftarrow PMEM(PC); PC++;$

A Figura 2 ilustra os componentes de hardware para a execução do ciclo de busca da instrução.




Figura 2 - Hardware para executar a busca.

5.2 Ciclo de Leitura de Registradores

- No segundo ciclo são lidos os registradores que são operandos (fontes) para as instruções, independentemente se a instrução usa ou não os dois registradores, *source1* e *source2*. O registradores fonte são armazenados nos registradores *RA* e *RB*.
- O registrador *source1* é endereçado pelos bits 7 a 4 do registrador IR.
- O registrador *source2* pode ser endereçado ou pelos bits 3 a 0 ou pelos bits 11 a 8 do registrador IR. Quando a operação envolve o registrador destino (*target*) como fonte, endereça-se o *source2* pelos bits 11 a 8. Exemplo: ADDI, onde é somado a um dado registrador uma constante e armazena-se a soma neste mesmo registrador.
- A Figura 3 ilustra os componentes de hardware para a leitura dos registradores fonte.




Figura 3 - Hardware para a leitura dos registradores fonte.

5.3 Ciclo de Operação com a ULA

- O ciclo de operação com a ULA também é comum a todas as operações (exceto instrução halt). Dada a variedade de instruções, necessita-se inserir multiplexadores nas entradas da ULA a fim de selecionar corretamente os operandos.
- O resultado da operação com a ULA é armazenado no registrador *RULA*, e conforme a operação executada, armazena-se os flags de estado (n, z, c, v).
- A Figura 4 ilustra os componentes de hardware para a operação com a ULA.




Figura 4 - Hardware para a operação com a ULA.

• A tabela abaixo define as entradas da ULA, *opA* e *opB*, conforme a instrução.

Instruções	opA	opB
ADD, SUB, AND, OR, XOR, LD, ST, SHIFTS, NOT, LDSP	RA	RB
ADDI, SUBI, LDL, LDH	IR	RB
RTS, POP	ı	SP
Saltos e chamadas à sub-rotinas relativos ao PC	RA	PC
Saltos e chamadas à sub-rotinas absolutos	RA	-
Saltos e chamadas à sub-rotinas com deslocamento curto	IR	PC

5.4 Ciclo de Execução da Instrução

- 5.4.1 Execução das instruções lógico-aritméticas e endereçamento imediato.
 - O quarto ciclo de relógio das operações lógico-aritméticas grava o resultado do registrador *RULA* no banco de registradores, conformo o endereço do registrador destino. Este ciclo é chamado de *write-back*.
 - A Figura 5 ilustra a execução do quarto ciclo de relógio para as operações lógico-aritméticas.




Figura 5 - Fluxo de execução de instruções lógico-aritméticas.

- A operações com modo de endereçamento imediato implicam em um dado registrador destino (target) receber o resultado de uma dada operação entre o próprio registrador target e uma constante de 8 bits. As operações em modo de endereçamento imediato são:
 - carga da parte alta de um registrador (LDH): $Rt \leftarrow constante \& RtL$ (o registrador target recebe a constante na parte alta e mantém a parte baixa inalterada).
 - carga da parte baixa de um registrador (LDL): $Rt \leftarrow RtH \& constante$.
 - soma/subtração em modo imediato: soma/subtração do conteúdo de um dado registrador a uma constante de 8 bits: *Rt* ← *Rt* +/- *constante*. **Importante**: a execução da instrução implica completar com zeros os 8 bits mais significativos da constante para gerar um valor de 16 bits.
- Importante: para inicializar um registrador com uma constante de 16 bits devemos utilizar 2 instruções, LDH e LDL. Para ler/escrever um dado contido em um endereço (16 bits) são necessárias 3 instruções em linguagem de montagem: as duas primeiras carregam em um registrador a parte alta e baixa de um endereço (LDH e LDL, respectivamente) e a terceira instrução realiza a leitura/escrita (LD ou ST). Exemplo:

XOR R0,R0,R0 ; zera o registrador R0
LDH R1, #03H
LDL R1, #27H ; armazena no registrador R1 o valor 0327H
LD R5, R1, R0 ; armazena em R5 o conteúdo do endereço armazenado em R1+R0

5.4.2 Execução da instrução de leitura de dados da memória (LOAD)

- Registrador *destino* recebe o conteúdo da posição de memória endereçada pela soma dos conteúdos de dois registradores fonte (*sources*): *Rt* ← *PMEM*(*Rs1* + *Rs2*). Um dos registradores pode ser considerado como registrador base e o segundo como registrador contendo o deslocamento (*offset*).
- No quarto ciclo de relógio o registrador *RULA* endereça a memória, e o dado lido é gravado no banco de registradores, no registrador destino endereçado por IR[11:8].
- Uma possível organização do bloco de dados para a execução da instrução de leitura na memória é apresentada na Figura 6.




Figura 6 - Fluxo de execução de instrução de leitura na memória.

5.4.3 Execução da instrução de escrita em memória (STORE)

- Posição de memória endereçada pela soma dos conteúdos de dois registradores fonte (*sources*) recebe o conteúdo do registrador destino (*target*): *PMEM(Rs1 + Rs2)* ← *Rt*.
- No quarto ciclo de relógio o registrador endereçado por IR[11:8] é lido, gravando-se o conteúdo deste no endereço definido por RULA.
- endereça a memória, , gravando-se o conte.s, no registrador destino
- Uma possível organização do bloco de dados para a execução da instrução de escrita na memória é apresentada na Figura 7.




Figura 7 - Fluxo de execução de instrução de escrita na memória.

5.4.4 Operações de saltos incondicionais e condicionais

- O endereço destino do salto foi calculado no terceiro ciclo de relógio, estando este armazenado no registrador RULA.
- Caso seja um salto condicional e o respectivo *flag* estiver em zero, a instrução é finalizada no terceiro ciclo.
- Caso o salto deva ser executado, o PC deve receber o conteúdo de RULA.
- Uma possível organização do bloco de dados para a execução dos saltos é apresentada na Figura 8.





Figura 8 - Fluxo de execução de saltos incondicionais/condicionais.

5.4.5 Operações de chamada a subrotina

As operações que manipulam o registrador SP (*stack pointer*) são: inserção/remoção de registrador na pilha (PUSH/POP), chamadas a subrotinas (*JSR*, *JSRR*, JSR), inicialização do registrador SP (*LDSP*) e retorno de subrotina (*RTS*). A Figura 9 ilustra o funcionamento da pilha.



- O programa é armazenado do endereço θ até um endereço N, logo, os endereços de programa crescem com os endereços da memória.
- A pilha cresce no sentido <u>inverso</u> da memória (*Patterson*, *ed. Bras. Página 71-72*). A razão para isto é não interferir com a área de dados e programa.
- O conteúdo do registrador SP <u>sempre</u> aponta para a primeira posição livre da pilha.

Figura 9 - Operação da pilha.

A execução da chamada a subrotina é feita da seguinte forma:

- O endereço destino do salto foi calculado no terceiro ciclo de relógio, estando este armazenado no registrador RULA.
- Caso seja um salto condicional e o respectivo *flag* estiver em zero, a instrução é finalizada no terceiro ciclo.

- Caso o salto deva ser executado, o PC deve receber o conteúdo de *RULA*, gravando-se no topo da pilha o conteúdo do PC e decrementa-se o SP:

PMEM(SP)←PC; SP←SP-1; PC← resultado de RULA (PC+offset ou RS1 ou PC+RS1)

- Uma possível organização do bloco de dados para a execução dos saltos é apresentada na Figura 10.




Figura 10 - Fluxo de execução para chamada a subrotina.

A execução da instrução PUSH é semelhante à chamada de subrotina:

PMEM(SP)←Rt; (armazenado em RB) SP←SP-1;

- 5.4.6 Operações de retorno de subrotina e pop (recuperação de registrador do topo da pilha)
 - O quarto ciclo das instruções RTS/POP implicam em endereçar a memória com o valor da saída do registrador RULA (com SP+1), gravando o resultado da leitura ou no registrador PC (RTS) ou no registrador destino (POP). O registrador SP é atualizado com o valor do registrador RULA (SP+1).


6 ORGANIZAÇÃO DO BLOCO DE DADOS

Unindo as diversas figuras anteriores, obtemos o diagrama da Figura 11. Alguns elementos adicionais foram inseridos para o controle de subrotinas, devido à necessidade de manipular o registrador SP (*stack-pointer*). O Bloco de Dados envia ao Bloco de Controle o conteúdo do registrador IR e o conteúdo dos flags de estado.

O bloco de dados necessita 18 sinais de controle, organizados em 4 classes:

- habilitação de escrita em registradores (8): wPC, wSP, wIR, wAB, wULA, wFlag, wnz, wcv.
- controle de leitura/escrita na memória externa (2): CE e RW.
- controle de multiplexadores (7): *mpc* (origem dos dados para o PC), *msp* (origem dos dados para o SP), *mad* (qual registrador endereça a memória), *mreg* (origem dos dados para o banco de registradores), *ms2* (qual porção do IR seleciona o segundo operando), *ma* (origem dos dados para o primeiro operando da ULA), *mb* (origem dos dados para o segundo operando da ULA).
- a operação que a unidade lógica-aritmética executa (1): ula.

A Figura 12 ilustra a organização do banco de registradores, sob forma de um diagrama de blocos. Observar que o multiplexador de seleção do segundo registrador fonte (S2) está dentro do bloco "banco de registradores".



Nesta figura estão representados todos os **18** sinais que o bloco de controle deve gerenciar (em verde, itálico). Os sinais de clock e reset não estão representados, porém são utilizados por todos os registradores.

Figura 11 - Bloco de dados completo (mais memória externa).





Figura 12 - Diagrama em blocos do banco de registradores de uso geral.

7 BLOCO DE CONTROLE

Pra executar qualquer instrução neste processador, é necessário definir uma máquina de estados. A Figura 13 ilustra esta máquina de estados, onde o próximo estado é função do estado atual e da instrução armazenada no registrador IR. Também se indica nesta Figura quais registradores são alterados em cada estado, assim como quando há acesso à memória (*leRAM* e *wrtieRAM*).



- LA1 instrução lógica-aritmética do tipo 1 operação unária/binária
- LA2 instrução lógica-aritmética do tipo 2 operação com apenas um registrador fonte
- Salta: avaliação das 15 instruções de salto
- Subrotina: JSR, JSRR, JSRD
- * a escrita nos flags no estado Sula depende do tipo de operação

Figura 13 - Máquina de estados de controle.

A função dos 13 diferentes estados é:

- Sfetch: primeiro ciclo de relógio, busca a instrução;
- Srreg: segundo ciclo de relógio, leitura dos registradores fontes;
- Shalt: segundo ciclo de relógio, finaliza a execução e aguarda reset;
- Sula: terceiro ciclo de relógio, operação com a ULA;
- Swbk: quarto ciclo de relógio, armazena resultado da operação da ULA no registrador destino;
- Sld: quarto ciclo de relógio, busca dado da memória e armazena no registrador destino;
- Sst: quarto ciclo de relógio, salva registrador destino na memória;
- Simp: quarto ciclo de relógio, altera o PC em saltos incondicionais ou condicionais com flag=1;
- Ssbrt: quarto ciclo de relógio, salta para subrotina;
- Spush: quarto ciclo de relógio, coloca registrador no topo da pilha;
- Srts: quarto ciclo de relógio, retorna de subrotina;
- Spop: quarto ciclo de relógio, retira registrador do topo da pilha;
- Sldsp: quarto ciclo de relógio, inicializa o registrador SP (topo da pilha);

7.1 Decodificação das instruções / Definição da operação da ULA

A primeira ação a ser realizada no bloco de controle é a decodificação da instrução proveniente do bloco de dados.

Como sugestão, pode-se definir no package da descrição do processador um tipo enumerado contendo todas
as possíveis instruções do processador. Originalmente o processador contém 40 instruções, mas agrupando-se
os saltos em grupos (saltoR, salto, saltoD), fica-se em 28 instruções.

```
type instrucao is
  ( add, sub, e, ou, oux, addi, subi, ldl, ldh, ld, st, sl0, sl1, sr0, sr1,
      notA, nop, halt, ldsp, rts, pop, push, saltoR, salto, saltoD, jsrr, jsrd);
```

 Decodificação das instruções. Observar que para efeito de simplificação do programa os 5 saltos relativos foram agrupados em "saltaR", os 5 saltos absolutos em "salto" e os 5 saltos com deslocamento curto em "saltoD". Esta simplificação reduz o código VHDL que será escrito.

```
when ir(15 downto 12)=0 else
i <= add
     sub
           when ir(15 downto 12)=1 else
          when ir(15 downto 12)=11 and ir(3 downto 0)=3 else
     sr1
     saltoR when ir(15 \text{ downto } 12)=12 \text{ and } (ir(3 \text{ downto } 0)=0 \text{ or }
                 (ir(3 downto 0)=1 and fn='1') or (ir(3 downto 0)=2 and fz='1') or
                  (ir(3 downto 0)=3 and fc='1') or (ir(3 downto 0)=4 and fv='1'))
                                                                                          else
     salto when .....
     saltoD when ...
           when ir(15 downto 12)=12 and ir(3 downto 0)=11 else
     jsrd when ir(15 downto 12)=15;
uins.ula <= i;</pre>
                      --- ******** operacao que a ula ira' executar
```

Decodificação das instruções lógico-aritméticas do tipo 1:

• Decodificação das instruções lógico-aritméticas do tipo 2 (Rt no lado direito da expressão):

```
inst_la2 <= '1' when i=addi or i=subi or i=ldl or i=ldh else
    '0';</pre>
```

7.2 Controle dos multiplexadores

Os sinais de controle dos multiplexadores (7) dependem do estado da máquina de controle (EA) e/ou da instrução corrente. Recomenda-se localizar os controles dos multiplexadores na Figura 11. Os sinais de controle são precedidos do sufixo "*uins*.", que designa a microinstrução.

1. Controle da origem dos dados para o PC (depende do estado de controle):

```
uins.mpc <= "10" when EA=Sfetch else -- na busca incrementa o PC
"00" when EA=Srts else -- em retorno de subrotina busca da memória
"01"; -- por default traz da ULA (retorno de subrotina)
```

2. Controle da origem dos dados para o SP (depende apenas da instrução):

```
uins.msp <= '1' when i=jsrr or i=jsrd or i=push else -- pos-decremento
```

3. Controle da origem dos dados para o endereçamento da memória (depende do estado de controle):

```
uins.mad <= "10" when EA=Spush or EA=Ssbrt else -- em subrotina o SP endereça a memória "01" when EA=Sfetch else -- na busca o PC endereça a memória "00"; -- por default: LD/ST
```

4. Controle da origem dos dados para o escrita nos registradores (depende apenas da instrução):

```
uins.mreg <= '1' when i=ld or I=pop else '0'; -- escreve nos registradores o conteúdo vindo -- da memória
```

5. Escolha do segundo operando (depende da instrução e do estado atual). O segundo fonte (source2) recebe o endereço do registrador destino quando for uma operação lógico-aritmética do tipo 2 ou operação de escrita na memória .

```
uins.ms2 <= '1' when inst la2='1' or i=push or EA=Sst else '0';
```

- 6. Controle da origem dos dados para a ula (depende apenas da instrução):

Resumindo, o bloco de controle é composto por três partes:

- 1) Decodificação da instrução.
- 2) Controle dos multiplexadores.
- 3) Máquina de estados de controle, que gera os sinais de controle de escrita/leitura na memória e escrita nos diversos registradores da arquitetura.

8 EXECUÇÃO DE UMA SEQÜÊNCIA DE OPERAÇÕES

A simulação da Figura 14 ilustrada a execução das 5 últimas instruções do trecho de código abaixo:

```
        end
        instrução

        0128
        7190

        0129
        8101; R1 ← 0190 (400 em decimal)

        012A
        73AA

        012B
        83BB; R3 ← BBAA

        012C
        AD01; grava o conteúdo do registrador D no endereço contido no registrador 1 (190H ou 400)

        012D
        9F10; lê o conteúdo do endereço contido no registrador 1, gravando no registrador 15
```




Figura 14 - Simulação de 6 instruções.

9 PROGRAMA EXEMPLO PARA TESTAR TODAS AS INSTRUÇÕES

O código objeto abaixo corresponde a um exemplo de arquivo texto que é lido pelo *test bench* durante a simulação do processador. Este arquivo contém *n* linhas, contendo cada uma 9 caracteres no formato "xxxx yyyy", onde xxxx é o endereço com 16 bits (4 dígitos hexadecimais) e yyyy é a instrução com 16 bits (4 dígitos hexadecimais). O arquivo de teste é carregado na memória quando o reset é ativado, no início da simulação.

```
0000 7108
0001 8110
                LOAD R1, #1008
0002 7234
             : TOAD R2 #1234
0003 8212
0004 73DC
0005 83FE
             ; LOAD R3, #FEDC
0006 0412
                         resultado em R4: 223C
             ; soma:
             ; subtrai: resultado em R5: FDD4
0007 1512
                         resultado em R6: 1000
0008 2612
             ; and:
             ; or:
0009 3712
                         resultado em R7: 123C
000A 4812
             ; xor:
                         resultado em R8: 023C
000B 5101
             ; soma imedidato 01 no R1 - 1009
             ; soma imedidato OF no R1
000C 510F
                                           - 1018
000D 51FF
             ; soma imedidato FF no R1 - 1117
                                                 (1130 ns)
             ; sub. imedidato 01 de R2 - 1233
; sub. imedidato 04 de R2 - 122F
000E 6201
000F 6204
             ; sub. imedidato FF de R2 - 1130
0010 62FF
0011 7DFF
0012 8D01
             ; LOAD RD, #01FF
0013 B0D7
             ; carrega o topo da pilha com o conteúdo do registrador RD
                                                                            (511 em decimal) (1610 ns)
0014 7100
0015 8101
             : R1 <- 0100
             ; ****** salta para subrotina apontada pelo R1 (endereco 0100) *******
0016 C01B
0017 B005 <del>*</del>
             ; nop
0018 70FF
                R0 <- FFFF / seta flag negativo
R0 <- R0 + FF / seta o flag de overflow
0019 80FF
001A 50FF
                RO <- RO xor RO / seta o flag zero
001B 4000
001C 7730
001D 8700
                R7 <- 0030
001E C077
                salta para o endereco apontado por R7 (30H) se flag z setado
0030 7710
0031 8700
0032 C070
             ; salto incondicional relativo para o endereco 33H+10H=43H
0043 D050
             ; salto para o endereco 44H+50H=94H
0094 B006
               ******* HALT HALT ****** 4800 NS DE SIMULACAO ***********
0100 B10A
             : SUBROTINA QUE TESTA O EMPILHAMENTO E DESEMPILHAMENTO DE REGISTRADORES
0101 B20A
0102 B30A
0103 B40A
             ; empilha os registradores 1 a 4
0104 7109
0105 8100
             ; agui CHAMA OUTRA SUBROTINA -MODO RELATIVO A PC (110H-107H=09H)
0106 C01A
0107 B409 <
0108 B309
0109 B209
010A B109
             010B B008
                                                   (4000 ns de simulação)
0110 4111
             ; SUBROTINA QUE zera com xor os registradores 1 a 4 utilizando XOR - 2490 ns
0111 4222
0112 4333
0113 4444
             ; tempo de simulação: 2730 ns
0114 F013
                subrotina relativo ao PC, sala 13 palavras indo para o endereço 0128
                ***** rts *****
0115 B008 <del>**</del>
0128 7190
             ; SUBROTINA QUE TESTA O LOAD E O STORE
0129 8101
             ; r1 <- 0190
                                (400 em decimal)
012A 73AA
012B 83BB
             ; R3 <- BBAA
012C AD01
             ; grava o conteúdo do registrador D no endereco contido no registrado 1 (190H ou 400)
012D 9F10
             ; lê o conteúdo do endereço contido no reg 1, gravando no reg 15
012E B230
012F B220
0130 B221
0131 B221
             ; testa sl0 e sl1
                                 - R2 resulta em BAA3
0132 B422
0133 B442
0134 B443
0135 B443
             ; testa sr0 e sr1
                                 - R4 resulta em CBAA - 4000 ns de simulação
                       - R1 resulta em FFFF
0136 B104
             ; not
             ; ***** rts ********
0137 B008
```

Recomenda-se **escrever os programas em linguagem de montagem** (*assembly*), gerando-se o código objeto automaticamente, a partir do montador/simulador. A ferramenta de simulação, assim como documentação de como utilizar a ferramenta encontra-se na página da disciplina.

A Figura 15 mostra a janela do simulador. A esquerda desta figura está apresentada a tabela de memória, contendo em cada linha a instrução em *assembly*, o endereço da posição da memória e o código objeto. Ao centro é inserida a tabela de símbolos, onde são apresentados o nome do símbolo, seu endereço de memória e o seu valor. A direita da figura estão localizados os registradores de uso geral e os registradores IR, PC e SP. Na parte inferior são ilustrados os botões de controle *Step*, *Run*, *Pause*, *Stop* e *Reset* e as opções de velocidade *Lento*, *Normal* e *Rápido*. Os qualificadores de estado encontram-se na parte inferior à direita.




Figura 15 - Simulador R8.

A ferramenta de montagem tem como entrada o nome do programa em linguagem descrito em linguagem *assembly* (<file>.asm) e o nome da arquitetura. São gerados três arquivos de saída:

- <file>.hex para download na placa de prototipação;
- <file>.sym para uso do simulador;
- <file>.txt para uso no test_bench do simulador Active-HDL.

A ferramenta de montagem é transparente para o usuário, pois a mesma está integrada ao simulador. Os três arquivos de saída são gerados no momento da chamada do simulador. Erros encontrados durante a execução de uma das fases do montador são salvos em um arquivo de mensagens. Este arquivo é lido pelo simulador após a execução do montador afim de que os erros sejam apresentados ao usuário e não se prossiga a simulação. Erros na execução do montador não possibilitam a simulação, porque os mesmos indicam que as instruções da aplicação assembly não condizem com as instruções existentes na arquitetura.

10 TRABALHO PRÁTICO A SER DESENVOLVIDO

Implementar em VHDL o processador multi-ciclo, descrito nas Seções anteriores. O bloco de dados deve ter uma descrição semelhante ao processador Cleópatra, entretanto o bloco de controle deve ser implementado

conforme descrito na Seção 7, através de uma máquina de estados. A nota dará ênfase na execução correta da simulação.

As regras do trabalho são:

- O trabalho de implementação pode ser realizado por até 3 alunos (*grupo*). Mais do que 3 alunos no grupo implicará automaticamente na não avaliação do trabalho.
- A apresentação será oral, teórico-prática, frente ao computador, onde o *grupo* deverá explicar ao professor o projeto, a simulação e a implementação. A avaliação de cada membro do grupo será individual, baseada no desempenho durante a apresentação. Questões individuais serão colocadas aos membros do grupo. Após a apresentação, entregar ao professor um disquete com o projeto (fonte do processador, fonte do *test_bench* e programas de teste em código objeto e assembly).
- Cada *grupo* deve desenvolver uma aplicação (no mínimo 40 instruções em linguagem de montagem) para o processador implementado, com utilização de pelo menos uma subrotina.
- O projeto deve ser composto de apenas 2 arquivos VHDL: um para o processador e outro para o *test_bench*. Mais que 2 arquivos VHDL entregues implica automaticamente a não avaliação do projeto.
- As apresentações ocorrerão na semana 28-30/novembro (2 aulas para cada turma). Sistemática: metade dos grupos no primeiro dia, metade no segundo. Para marcar dia contatar o professor, desde que o projeto esteja avançado. A este caberá julgar se o trabalho está adiantado o suficiente para permitir a marcação da data de apresentação. As demais apresentações serão marcadas pelo professor no máximo 15 dias antes da primeira apresentação.
- Composição da nota:

BL. DE DADOS	BL. CONTROLE	Estrutura Geral e	Simulação das	Execução correta
		test_bench	instruções básicas	de subrotinas
25 %	25 %	5 %	25 %	20 %

Observar que o peso da simulação é de 45%. Recomenda-se desenvolver inicialmente o bloco de dados, iniciar o bloco de controle, realizando-se simulações parciais para verificar a implementação. De nada adianta um código dito completo, caso não se tenha realizado simulações corretas.

O código assembly da(s) aplicação(ões) desenvolvido deve ser comentado. Recomenda-se entregar um relatório detalhando a implementação e a aplicação.

Importante: o código VHDL deve ser comentado, a fim de facilitar a correção por parte do professor.