


Computer Architecture IT222 By Arabic



ملتقى طلبة تقنية المعلومات – جامعة قاريونس http://www.itsf.ly المكتبة الإلكترونية لكلية تقنية المعلومات

مقدمة عن الـ Computer Architecture تمهيداً للمنهج

هذا منهج مادة Computer Architecture بالعربي والمأخوذ من كتاب الدكتور وليام وهي المادة التي لم تعطى حقها في لكلية مطلقاً ، فأول ما يدخل علينا الأستاذ يقول لنا الكاش أو ترانزستور أو آدرس لعنوان الذاكرة أو الفلوتشارت و الخ ؛ بعد ذلك نصاب بالإحباط لأننا لا نعلم عن أي شي يتكلم و نجهل نقطة الانطلاقة من أين بدأت ؟؟ ما هي الفائدة لو سألته و ماذا يعني أركيتكتشر وهو مع الأسف لا يعرف ؟ لكن ربما يقول تعمير و هو لا يدري تعمير عمارة و لا تعمير مستشفى و لا تعمير مبنى لكليتنا !! هذا مع الأسف إذا قال اركيتكتشر ونطقها صح! " مع كامل الاحترام للمختصين أمثال الدكاترة منهم " عموماً كل هذه الأمور سنحاول توضيحها لتتضح الصورة وبعد ذلك سنتدرج في المنهج من الصفحة القادمة إن شاء الله ..

Architecture: تعني هندسة معمارية للحواسيب أي عبارة عن بناء الحاسب فمثلاً لو كان هناك مهندس معماري للمنازل راح يعطيك بناء و هندسة للمنزل الذي تريده و يرسمه لك على أوراق و يصمم لك المداخل و المخارج ؛ بالضبط كذلك الأمر في الهندسة المعمارية للحاسوب ، حيث سترى البناء الداخلي و الخارجي للحاسوب وكيف تدخل و تخرج منه البيانات و يعالجها لك لتراها .

Architecture & Organization ! الهيكالية وتنظيم الحواسيب ، فالهيكالية عبارة عن الخواص المرئية للمبرمج و هي غالباً تعتمد على الأوامر التي يعطيها المبرمج للجهاز ، يعني شي غير ملموس لكن نراه ونستخدمه ، أما التنظيم فهي تهتم بالهاردوير .

وظيفة الهندسة المعمارية والتنظيم: هي رسم وبناء تركيب الحاسوب على ورق.

تختص المادة ببناء آلية الحاسوب ورسمها على ورق لرؤية كيفية انتقال البيانات وكيف نراها ما يعنى أن الكتاب كله رسومات هندسية على ورق للحاسوب ومكوناته ووظائفه ، فالوظائف تعني حركة البيانات والتحكم فيها بالأسهم على حسب الأوامر "instructions" المعطاة .

بعض المصطلحات المهمة:


| معناها | الكلمة | معناها | الكلمة |
|------------------|-------------------|------------------------|-------------------------------|
| بيانات | Data | تعليمات / أوامر | Instructions |
| الذاكرة الثانوية | Secondary Memory | الذاكرة الرئيسية | Main Memory (M.M) |
| وحدة التحكم | Control Unit (CU) | وحدة المعالجة المركزية | Central Processing Unit (CPU) |
| ملحقات | Peripherals | وحدة الحساب والمنطق | Arithmetic Logic Unit (ALU) |
| دورة/حلقة | Cycle | أجهزة الإدخال والإخراج | Input/Output device (I/O) |
| نظام | System | عنونة | addressable |
| موقع | location | عنوان | address |

Chapter 1


Introduction about Computer Architecture

مقدمة لهيكلية الحاسوب

A Computer : هو آلة لمعالجة البيانات تعمل تلقائياً تحت سيطرة قائمة من التعليمات (تسمى برنامج) مخزنة في ذاكرتها الرئيسية .



. A Computer System و ملحقاته . A Computer System



. Computer Peripherals يشمل أجهزة الإدخال والإخراج والذواكر الثانوية .

: (Von Numan Architecture (1) مبادئ هيكلة فون نيومان

فون نيومان عالم رياضي قام بتحديد القواعد الأساسية التي نستعملها في تصميم الحواسيب والمجملة في أربعة نقاط:

- 1- تخزن البيانات والتعليمات في الذاكرة الرئيسية (تخزين مفهوم البرنامج).
- 2- محتوى الذاكرة عبارة عن عنونة (addressable) تتم بواسطة الموقع بدون النظر لما هو مخزن بهذا الموقع.

3- يتم تنفيذ التعليمات بشكل تسلسلي (sequentially) ، من التعليمة الأولى للتالية بشكل منظم على حسب ترتيب موقعها ما لم يتم تعديل هذا النظام .


4- هيكلية الحاسوب هي:

- CPU "وحدة المعالجة المركزية" ويحتوي على CU "وحدة التحكم" والتي تنسق عملية تنفيذ التعليمات و ALU "وحدة الحساب والمنطق" والتي تجرى العمليات الحسابية و المنطقية .
 - .Main Memory -

لقد تغيرت التقنيات المستخدمة في الحواسيب حيث بات بإمكانها حل مشاكل مختلفة عديدة تبعاً للبرنامج الذي ينفذها على عكس ما كان في بادئ الأمر عندما كان الحاسوب عبارة عن ذاكرة تحفظ المعطيات وغير قادرة على حل العمليات الحسابية.

هيكلية فون نيومان متعددة الأغراض (General Purpose Von Numan Architecture):

إن الحواسيب الالكترونية المستخدمة حالياً هي حواسيب فون نيومان متعددة الأغراض والتي تؤدي برامج مختلفة على حسب البرنامج المنفذ لها .



- 1- تتمثل المهمة الرئيسية للـ CPU في تنفيذ التعليمات الآتية إليه من الذاكرة الرئيسية.
- 2- يتم إخبار الـ CPU عن وجوب أداء واحدة من العمليات الأساسية (قد تكون حسابية أو منطقية) وذلك لنقل البيانات من وإلى الذاكرة الرئيسية.
- 3- وحدة التحكم (CU) هي التي تقوم بتفسير ترجمة التعليمة الآتية إليها من الذاكرة الرئيسية وهي أيضاً تقوم بإخبار العناصر الأخرى المختلفة عما يجب القيام به.
 - 4- وحدة الـ CPU تتضمن مجموعة من السجلات "Records" التي تعتبر عادةً كأجهزة تخزين مؤقت للبيانات التي تتم معالجتها داخل الـ CPU .

: (Representation of data) تمثيل البيانات

يتم تمثيل جميع البيانات والمعلومات التحكمية " التعليمات " بداخل الحاسوب بالنظام الثنائي "binary system" والذي يستخدم فقط رمزين إما 0 أو 1 ؛ الرمزين 0،1 يتم تمثيلهما في الحاسوب بواسطة الإشارات الكهربائية حيث 0 تعني عدم وجود الإشارة ، 1 تعني وجودها.

كذلك البيانات الرقمية يتم تمثيلها باستخدام نظام الـ binaryحيث يعتبر مكان القيم مرفوعاً كأس بالنسبة للأساس 2 كالتالى:

$$100101 = 1 \cdot 2^{0} + 0 \cdot 2^{1} + 1 \cdot 2^{2} + 0 \cdot 2^{3} + 0 \cdot 2^{4} + 1 \cdot 2^{5}$$
$$10110 = 0 \cdot 2^{0} + 1 \cdot 2^{1} + 1 \cdot 2^{2} + 0 \cdot 2^{3} + 1 \cdot 2^{4}$$

وكذلك الأعداد الثنائية الـ binary تجمع وتطرح وتضرب وتقسم باستخدام ALU مباشرة دون الحاجة لتحويلها إلى النظام العشري الأو لي "decimal system": "decimal system"

: (Machine Instruction) تعليمات الآلة

الـ CPU وحده هو من يمكنه تنفيذ تعليمات الآلة ، حيث أن كل كمبيوتر يملك مجموعة محددة من تعليمات الآلة التي تجعل الـ CPUقادراً على استلامها وتنفيذها .

يتم تمثيل تعليمات الآلة بسلسلة من الـ bits "الأعداد الثنائية" والموضوعة لمعرفة:

2- لمن تطبق العملية (Source Operands)

1- ما الذي ينبغي القيام به (Operation Code)

4- كيفية مواصلة العمل بعد الانتهاء

3- أين تذهب النتيجة (Destination Operand)

إنه من خلال تسلسل الثنائيات في الحاسوب يمكن تمثيل تعليمة معينة ، حيث كل تسلسل يقسم إلى ثلاثة أجزاء من خلال هذه الأجزاء يمكن معرفة ما هو المطلوب من هذه التعليمة .

opcode operand operand (memory) (register)

الجزء الأول يعني نوع العملية وهو ما يسمى بـ opcode ، والجزء الثاني القيمة التي نحتاج أن نجلبها من الذاكرة لتدخل في التعليمة operand memory ، والجزء الأخير وهو المكان الذي سوف يوضع فيه الناتج . فمثلاً لتمثيل التعليمة التالية

MOV y→R1 أي ضع القيمة y في السجل R1 وهذا يعني أنا نوع العملية هو نقل MOV وأن العنصر الذي سنجلبه من الذاكرة هو y وأن الوجهة سوف تكون R1.

: (Types Of Machine Instructions) أنواع تعليمات الآلة

2- العمليات الحسابية والمنطقية.

1- نقل البيانات من الذاكرة وسجلات الـ CPU.

4- النقل أثناء عمليات الإدخال والإخراج.

3- التحكم بالبرنامج.

: (Instruction Excution) تنفيذ التعليمات

لتنفيذ عملية حسابية مثل Z=(X+Y)=Z فإن هذه العملية الحسابية سوف تقسم إلى أربع تعليمات ، حيث التعلمية الأولى هي وضع المتغير Y في أحد سجلات الـ CPU ولنفرض أنه R3 أي نقل القيمة Y إلى السجل R3 بهذا الشكل

 $MOV Y \rightarrow R3$

بعد ذلك وفي التعليمة الثانية نضيف المتغير X إلى القيمة الموجودة في R1 وبالتالي التعليمة هي

ADD X+R3 \rightarrow R3

في التعليمة الثالثة نضرب القيمة 3 في السجل R1

MUL 3#R3→ R3

التعليمة الأخيرة هي نقل الناتج من R1 ووضعه في القيمة Z

 $MOV R3 \rightarrow Z$

يتعرف جهاز الحاسوب على كل حرف أو رقم أو رمز في الكيبورد من خلال شفرة خاصة ، حيث أن :

يتم عنونة كل عنصر في هذه العملية التي وضعت في المثال السابق ، فالرقم 3 شفرته 3 شفرته 3 هو 3 سامتال السابق ، فالرقم 3 شفرته 3 سامتال والحرف 3 هو 3 سامتال 00111000 والحرف 3 هو 3 سامتال 0111000 والحرف 3 هو 3 سامتال 0111000 والحملية 3 سامتال 00011 والعملية 3 سامتال 00011 والعملية 3 سامتال 00011 هي 00011 العملية 3 سامتال النقل العكسي من سجلات الـ 3 الحرف 3 الذاكرة "MOV" أخرى ولكن بالعككس هي 00010

كل الشفرات السابقة غير مطلوب من الطالب حفظها ولكنها لتسهيل طريقة شرح تنفيذ تعليمات الآلة داخل الحاسب الآلي .

بهذا الشكل لتمثيل التعليمة الأولى يكون الكود 200101110001001 حيث العملية هي MOV أي جلب القيمة Y من الذاكرة إلى سجل الـ CPU رقم 1 وشفرته 001 .إذا ً نفهم أن شفرة كل تعليمة تنقسم إلى ثلاثة أجزاء ، فالأول من اليسار إلى اليمين هو نوع العملية وحجمه 5bit والثاني العنصر المستخدم في الذاكرة وحجمه 8bit والأخير هو السجل المستخدم وحجمه 3bit . تعليمات الآلة ستكون متسلسلة بهذا الشكل


| 00001|01110001|011| | Move | addr of Y Reg 3 | | 00011|01110000|011| | Add | addr of X Reg 3 | | 00101|00000011|011| | Mul | operand "3" Reg 3 | | 00010|011|110010|011| | Move | addr of Z Reg 3 | |

يتم تشفير قيمة X,Y,Z بأكواد مختلفة مخزنة في الذاكرة ؛ أي يتم وضع address لها فالذاكرة الرئيسية لا تخزن قيم حقيقية بل تخزن عناوين لهذه القيم كما تم الذكر في هيكلية فون نيومان فالقيم X,Y,Z يتم إعطاؤهم عناوين كالتالي :

| بعد أن تم إعطاء عنوان لها | القيمة بالنظام الثنائي |
|---------------------------|------------------------|
| 0000000000000011 | 01110000 : X |
| 0000000000001011 | 01110001 : Y |
| 0000000000101010 | 01110010 : Z |


هذه العناوين تعطى للقيم بحسب موقعها في الذاكرة أي أنها ليست ثابتة بهذا الـ address .

مرحلة التعليمة الأولى:



في المرحلة الأولى لحركة التعليمات ، تنتقل التعليمة الأولى من الذاكرة إلى الـ CPU " المعالج " فيتم تخزينها في سجل التعليمة Instruction Register " IR والذي ينقلها إلى وحدة التحكم التي تفسر الغرض من هذه التعليمة فتعرف أن المقصود هو حساب وضع Y في السجل R3 وبالتالي يتم نقل التعليمة إلى ALU لتتم عملية الحساب هذه ، ونلاحظ هنا أن السجل R3 لاز ال مخزن فيه قيمته الأصلية رقم 3 .


مرحلة التعليمة الثانية:




في هذه المرحلة وبعد أن قامت وحدة التحكم بنقل المطلوب من التعليمة الأولى وهو إضافة القيمة Y إلى السجل R3 حيث R3 هذه المرحلة وبعد أن قامت وحدة التحكم بنقل المطلوب من التعليمة الأولى وهو إضافة الفترة التي يتم فيها عملية الحساب أو الإضافة بين R3 و Y فإنه يتم استدعاء التعليمة الثانية من الذاكرة الرئيسية وتخزن بالـ R3 وتنقل إلى وحدة التحكم ليفهم المغزى منها والذي يعني إضافة القيمة X إلى قيمة R3 وتخزين الناتج في R3 ، وبالطبع يلاحظ استمرار قيمة E3 خالية بدون ناتج في الذاكرة الرئيسية لعدم الوصول إلى ناتج E3 حتى الآن ، بعد ذلك يتم نقل الترجمة في المرحلة التي تليها إلى E3 E3 ملك ليتم إضافة E3 ويخزين الناتج في E3 .

و هكذا تتم الإضافة في كل مرحلة إلى أن يتم الوصول إلى قيمة Z النهائية باستخدام عمليات كل تعليمة (الجمع / الضرب)

مرحلة التعليمة الثالثة:




مرحلة التعليمة الثالثة:




: (The Instruction Cycle) حلقة التعليمة

يتم تنفيذ كل تعليمة كسلسلة من الخطوات ، وهي خطوات تتم في التعليمة الواحدة




تطبق التعليمة دائماً على أربعة مراحل ؛ يتم في المرحلة الأولى جلب التعليمة من الذاكرة الرئيسية إلى المعالج CPU ، وبعد ذلك يتم تفسير ها وترجمتها لمعرفة الهدف منها في وحدة التحكم CU بداخل الـ CPU ، وفي المرحلة الثالثة يتم إحضار المعامل المطلوب استخدامه في التعليمة كقولنا $CPV \longrightarrow MOV$ أي أن المعامل هو Y والمطلوب هو إحضاره من الذاكرة ليتم جمعه مع قيمة R3 ، وفي المرحلة الأخيرة يتم تنفيذ هذه التعليمة وذلك بوضع قيمة الجمع بين Y و R3 في السجل R3 .


وحدة التحكم (The Control Unit):



إن تحليل التعليمة كعملية الجمع بين R1,R2 يحتاج إلى وحدة تحكم وبشكل عام فإن الذي يتحكم في العمليات التزامنية أي الوقتية هو CPU ولكن بشكل خاص فإن الذي يتحكم في هذا التزامن هو CDU التو د كان بشكل خاص فإن الذي الترامن هو CDU و لكن بشكل خاص فإن الذي الترامن هو كان الترامن هو كان بشكل خاص فإن الذي الترامن وكان الترامن هو كان الترامن الترامن وكان الترامن الترامن الترامن الترامن وكان الترامن التر



إن كيفية تواجد العناصر على سطح CPU وبداخله أمر مهم لمعرفة كيفية مسار البيانات في النظام بشكل صحيح ، كما وأن تنفيذ عملية (المزامنة) أي عملية التحكم تتم في CU .




التقنيات التي تنفذها وحدة التحكم:

- Hardwired Control -
- Micro programmed Control -

نظام الحاسوب (The Computer System):

يشكل الـ Main Memory & CPU ، عامعاً نواة الـ Computer System ؛ كما وأن الذاكرة الثانوية و أجهزة الإدخال والإخراج تسمى ملحقات peripherals .

يتم التواصل بين المكونات المختلفة في أي نظام عادةً باستخدام Bus " ناقل " واحد أو أكثر .



الذواكر (Memories):

تستخدم الذاكرة الرئيسية في تخزين البرامج والبيانات التي تتم معالجتها من قبل CPU .

الذاكرة الثانوية توفر تخزين على المدى الطويل لكميات كبيرة من البيانات والبرامج.

يمكن للـ CPU أن يدير البيانات والبرامج في الذاكرة الثانوية قبل تحميلها على الذاكرة الرئيسية .

أهم خصائص الذاكرة هي السرعة والحجم والتكلفة، وكذلك التكنولوجيا التي تستخدمها مفيدة جداً عند التنفيذ.

عادةً ما تكون الذاكرة الرئيسية سريعة في التنفيذ ولكنها محدودة الحجم، بينما الذاكرة الثانوية بطيئة نسبياً ولكنها ذات حجم كبير جداً.

الذاكرة الرئيسية (The Main Memory):


يمكن النظر إلى الذاكرة الرئيسية على أنها مجموعة من خلايا التخزين ، كل خلية منها تستخدم لتخزين كلمة "word".

كل خلية تقوم بتعيين عنوان فريد من نوعه على شكل أرقام متسلسلة .

بالإضافة إلى خلايا التخزين يوجد مخزن عنوان الذاكرة " memory address buffer " - يعمل على تخزين العنوان الخاص بالكلمة المراد قراءتها أو كتابتها – وكذلك يوجد مخزن بيانات " data buffer " - لتخزين البيانات المراد كتباتها أو قراءتها – كذلك يوجد ما يسمى بـ address decoder " وحدة التحكم بالذاكرة " .

غالباً وعلى نطاق واسع ما يتم استخدام تقنية لتنفيذ الذواكر الرئيسية وهي ذواكر أشباه الموصلات.

نوع ذاكرة أشباه الموصلات الشائعة هي ذاكرة الوصول العشوائي (RAM) ؛ كما وأن المعلومات المخزنة في RAM " ذاكرة أشباه الموصلات " ستضيع عندما ينقطع التيار الكهربائي .



: (The Secondary Memory) الذاكرة الثانوية

القرص الصلب (Hard disk):

يتم تسجيل البيانات على سطح القرص الصلب المصنوعة من المعدن المطلى بمادة مغناطيسية.

(disks " الأقراص " drive & " المحرك ") عادة ما يتم بناؤهما مع بعضهما البعض وتتم تغطيتهم في إناء وثيق لحماية الأقراص من الملوثات كجسيمات الدخان والغبار. كذلك عادةً ما تكون كل الأقراص مكدسة على عمود متحرك تشترك فيه كل الأقراص أياً كانت وظيفتها القراءة أو الكتابة.

المزايا الرئيسية:

- الوصول المباشر " direct access ".
- سرعة في الوصول " fast success " حيث وقت البحث seek time تقريباً 10ms ومعدل نقل البيانات seek time تقريباً 5MB/s تقريباً 5MB/s .
 - سعة التخزين كبيرة " large storage capacity " من 8 MB إلى عدة -

القرص المرن " Diskette " القرص

يتم تسجيل البيانات على سطح الـ Floppy disk المصنوع من مادة البوليستر والمغطى بمادة مغناطيسية.

محرك قرصه المرن يجب أن يستخدم لإيصال البيانات المخزنة في الـ Floppy disk و هي تعمل مثل سجل القرص الدوار الموجود في الجراموفون .

المزايا الرئيسية:

- الوصول المباشر " direct access " .
 - رخيص " cheap ".
- محمول " portable " وسهل الاستخدام .

: " Magnetic tape " الشريط الممغنط

يتكون الشريط المغناطيسي من طبقة بلاستيكية مطلاة بأكسيد الحديد ، حيث يمكن لأكسيد الحديد أن يمغنط في اتجاهات مختلفة للتمكن من تمثيل البيانات بشكل أفضل .

يتم تشغيل الشريط المغناطيسي عن طريق مبدأ مماثل كما في حالة شريط المسجّل.

المزايا الرئيسية:

- وصول تسلسلي " sequential access " حيث زومن الوصول يقدر بـ 1-5 ثانية.
 - قيمة تخزين عالية " 50MB/table " High value of storage .
 - معقول الثمن " inexpensive ".

يستخدم الشريط الممغنط غالباً في عملية النسخ الاحتياطي أو في أعمال الأرشيف.

الذاكرة البصرية " Optical Memory " :

المزايا الرئيسية:

- سعة تخزين عالية " huge capacity الله عالية " سعة تخزين عالية الله عالية الله عالية الله عالية الله عالية ا
 - معقولة الثمن " huge capacity ".
 - قابلة للنقل " removable ".
 - للقراءة فقط " read-only ".
 - زمن وصول طویل " long access time ".

Typical Input Devices

| Device | Main features | Advantages | Disadvantages |
|--------------------|----------------------------|---|--|
| Keyboard | Like a typewriter | Efficient for inputting text | Relatively slow, speed depends on operator |
| Light pen | Point at screen | Easy to use | Needs much software to make it versatile |
| Mouse | Move around on desk | Efficient for icon- based input, and menu selection | Needs much software support |
| Joystick | Used for games and control | As above Fast | Needs much software support |
| Graphics tablet | Graphics input | Input picture and freehand sketch | Slow |
| Scanner | Copy pictures | Fast input of graphics | Bit-mapped graphics only |
| Voice input | User friendly | No hands needed | Limited vocabulary, Speech recognition software needed |

Typical Output Devices

| Device | Main features | Advantages | Disadvantages | Speed |
|-----------------------|---|--|---|--------------------------------|
| Display Screen | Most versatile, both text and graphics | No waste of paper etc. | No hard copy | |
| Line printer | Impact printer, Very fast. | Can cope with high volume | Large versions are very noisy | up to 6000 cps |
| Dot matrix printer | Versatile text and graphics | Inexpensive | low quality and speed | up to 200 cps |
| Inkjet printer | Mechanically si- milar to above; dot produced by ejected ink droplet | small size; inexpensive | lower quality then laser printers | ~20 line/sec |
| Laser printer | High quality text and graphics | Very fast, high vol- ume | (used to be) expensive | 20 000 line/min possible |
| Plotter | High quality graphics | large graph- ics output possible | Large machine, expensive | Pen up to 1 meter/s |
| Voice output | Natural for certain applications | Don't need to use eyes | Limited range of sounds | Normal speech |

Chapter 2

The Memory System نظام الذاكرة

مكونات نظام الذاكرة:

- Main Memory : 1- سريعة 2- ذات وصول عشو ائي.

3- مرتفعة في الثمن 4- تقع بالقرب من CPU وليس بداخله.

- Secondary Memory : 1- بطيئة 2- ذات وصول مباشر.

3- رخيصة الثمن. 4-تتواجد بعيداً عن CPU.


مشاكل بنظام الذاكرة:

دائماً ما تكون الحاجة إلى ذاكرة تناسب البرامج الكبيرة جداً ، وتعمل بسرعة مماثلة لسرعة المعالجات ، ولكن المشكلة الرئيسية هنا هي أن الذواكر الكبيرة دائماً ما تكون بطيئة وبالتالي لا يمكنها مجاراة سرعة المعالجات لذلك يجب أن يكون حجم الذاكرة صغير ، كذلك عند تصغير حجم الذاكرة فإنه لن يكون بإمكانه أن تخزن البرامج الكبيرة ؛ حيث أنه الذاكرة تكون أبطأ كلما زاد حجمها ، وكذلك تزداد قيمة الذاكرة في السعر كلما كانت أسرع .

الحل لهذه المشكلة هو ببناء نظام ذاكرة مركب، حيث يجمع بين الذاكرة السريعة الصغيرة والذاكرة الرئيسية البطيئة والكبيرة لتصبح كأنها ذاكرة كبيرة وسريعة.

إن المبدأين السابقين في الدمج بين الذاكرة الكبيرة البطيئة والصغيرة السريعة يمكن أن يحسن في نظام الحاسوب ليكون شكل هرمي يحتوي على عدة مستويات متضمنا الذاكرة الثانوية (قرص التخزين) والذاكرة الرئيسية Main Memory.

: The Memory Hierarchy الشكل الهرمي للذاكرة



بعض خصائص نظام الذاكرة:

: " Processor Registers " سجلات المعالج."

- عددهم 32 سجل في كل معالج ، حجم السجل الواحد 32bit ، أي أن حجم السجلات الكلي هو 128Byte.
 - زمن الوصول = البعض من النانو ثانية.

2. الرقاقة الداخلية لذاكرة الكاش " on-chip Cache Memory :

-زمن الوصول تقريباً 10 نانو ثانية.

- السعة التخزينية = من 32KB - 8 .

3. الرقاقة الخارجية لذاكرة الكاش " off-chip Cache Memory :

- السعة التخزينية = عدة مئات من الكيلو بايتات. - زمن الوصول = العشرات من النانو ثانية.

4- الذاكرة الرئيسية " Main Memory :

- السعة التخزينية = العشرات من الميغا بايتات. -زمن الوصول تقريباً 100 نانو ثانية.

5- القرص الصلب " Hard disk : "

- زمن الوصول = العشرات من الملي ثانية.

- السعة التخزينية = عدة غيغا بايتات.


إن إمكانية توزيع البيانات والتعليمات عبر نظام الذاكرة المركب هو السبيل لنجاح المثلث الهرمي للذاكرة ؛ وذلك لاستغلال البطء الناتج من ذواكر القاع في المثلث الهرمي التي عادةً ما تكون بطيئة في الاستجابة مع المعالج ، واستغلال هذا الوقت من خلال جعل المعالج متصلاً بذواكر القمة في المثلث الهرمي والتي تكون سريعة ، وذلك لمجاراة الـ CPU في سرعته .

الذاكرة الوسيطية " Cache Memory "

ذاكرة الـ Cache تسمى الذاكرة الوسيطية أو المخبأة ، فهي مخبأة " مخفية " وذلك لأنه لا يمكن مشاهدتها إلا بعد أن نقوم بفتح الجهاز من الداخل ، و وسيطية لأنها تتواجد بين الذاكرة الرئيسية و المعالج ؛ وقد وضعت ذاكرة الكاش بين الذاكرة الرئيسية و المعالج المتمكن من مجاراة سرعة المعالج التي لا يمكن للذاكرة الرئيسية من تحقيق ذلك لأنها أبطأ من سرعة المعالج بسبب كبر حجمها ؛ قد صممت الكاش كذاكرة صغيرة وسريعة ليتم الدعم بشكل فوري بالبيانات عند طلبها من قبل المعالج ، حيث يحتفظ الكاش بنسخ من البيانات المنتقلة من الذاكرة الرئيسية إلى المعالج لإمكانية احتياج المعالج لهذه البيانات المشروبات التي نطلبها تماما دون تغيير ، وأن هناك لدى المضيف ثلاجة في المطبخ و عنده ثلاجة أخرى في غرفة التخزين المشروبات التي نطلبها تماما دون تغيير ، وأن هناك لدى المضيف ثلاجة في المطبخ و عنده ثلاجة أخرى في غرفة التخزين من المعالج ، والثلاجة في المطبخ هي الكاش ميموري الرقاقة الخارجية ، والثلاجة في غرفة التخزين هي كاش ميموري الرقاقة الداخلية، والسوبر ماركت هو الذاكرة الأساسية ؛ فإذا طلب شخص في الحفلة علية كولا فعلى المضيف أن يذهب إلى الثلاجة في المطبخ فعلى المضيف أن يذهب إلى الشلاجة في المطبخ فعلى المضيف أن يذهب إلى الشلاجة في المطبخ فعلى المضيف أن يذهب إلى الشلاجة في غرفة التخزين فإذا لم يجدها هناك أيضا فعليه أن يذهب إلى السوبر على المذب إلى المطبخ فعلى المضيف أن يذهب إلى السوبر المطبخ فعلى المضيف أن يذهب إلى الشلاجة في غرفة التخزين فإذا لم يجدها هناك أيضا فعليه أن يذهب إلى السوبر

ماركت القريب من منزله ويحضرها من هناك وهذا سوف يأخذ وقت أطول فعليا ؛ فإذا اشترى المضيف صندوق كامل من علب الكولا من السوبر ماركت فهذا يضمن له أنه إذا طلب أحدهم علبة كولا أخرى فانه يستطيع الحصول عليها من الثلاجة بدل الذهاب إلى السوبر ماركت مرة أخرى . وبنفس الطريقة عندما يطلب المعالج معلومة من الذاكرة الأساسية فإنه يتم جلب المعلومة والاحتفاظ بنسخة منها في الكاش وجلب بعض من المعلومات التي تليها ويأخذهم الكاش ميموري ليدعم بهم المعالج فوراً عند احتياجه إليهم بدلاً من رحيله إلى الذاكرة الرئيسية وأخذخ للبيانات من هناك مما يجعل الوقت أطول .

ما ذُكر كان مثالاً من خارج المنهج يوضح ماهية الكاش الذي يعمل على الاحتفاظ بنسخ من المعلومات التي استخدمت في الأونة الأخيرة من الذاكرة الرئيسية ؛ كذلك فإن الكاش يعمل بشفافية وهو من يقرر أي البيانات التي تبقى ويحتفظ بها لديه وأيها التي انتهت صلاحيتها فيتخلص منها .



كثيراً ما يطلب المعالج نفس المعلومات أكثر من مرة في أوقات متقاربة ما يجعل الكاش يحتفظ بنسخة هذه المعلومات التي يتوقع احتياجها من قبل المعالج ليدعمه بها حين احتياجه لها ، فعندما يريد المعالج جلب بيانات /تعليمات فإنه يبحث عنها أو لا في الكاش ميموري أو لا أ ، فإن لم يجدها أي فشل المعالج في إيجاد المعلومات التي يريدها سمي ذلك بالـ Miss ، أما في حالة بحث عنها في الكاش و نجح المعالج في إيجاد المعلومات التي يريدها سمى ذلك بالـ Hit .

Hit Rate " معدل الإصابة " : هو نسبة وجود البيانات في الكاش من عدد البيانات التي يحتاجها المعالج.

Miss Rate "معدل عدم الإصابة": هو نسبة البيانات التي لم يتم إيجادها في الكاش من عدد البيانات التي يحتاجها المعالج. كيف يتم عمل الكاش ؟

يعمل الكاش بمبدأ مرجعية المحل " Locality " وهي أن البيانات التي تمت الإشارة عليها مسبقاً في الذاكرة الرئيسية تميل اللي إمكانية الإشارة إليها مرة أخرى في وقت لاحق وهذا المبدأ يعتمد على عاملين اثنين هما :


Temporal Locality " التواجد الزماني المؤقت " : وفيه آخر تعليمة تم استدعاؤها من الذاكرة الرئيسية من المحتمل جداً أن يتم استدعاؤها مرة أخرى قريباً . والآخر هو Special Locality " التواجد المكاني المؤقت " : وفيه التعليمة القريبة من التعليمة المستدعاة من الذاكرة الرئيسية من المحتمل جداً أن يتم استدعاؤها هي الأخرى قريباً .

إن الـ Temporal يقترح أنه عند الحاجة لمعلومة من الذاكرة الرئيسية فإنه يتم الاحتفاظ بنسخة منها في الـ Cache وستبقى فيه إلى حين استدعاؤها مرة أخرى من قبل الـ CPU ، وإن لم يتم ذلك في وقت قريب فإن ذاكرة الكاش تتخلص من هذه المعلومة ، بينما الـ Special يقترح بأنه بدلاً من جلب المعلومة المطلوبة في حد ذاتها ، بل يتم جلب الـ Block أي المعلومة المعلومة المطلوبة والمعلومات المجاورة لها لإمكانية احتياجها هي الأخرى بعد استدعاء التعليمة السابقة وذلك لأنه قد تكون هذه التعليمات متتابعة ومبنية على بعضها البعض في النظام .

: Cache Memory المشاكل المتعلقة بالـ

- كم عدد الـ Caches
- كيفية تحديد قراءة ما إذا كان الموجود هو miss أو hit .
- إذا كان miss ولم يكن هنالك مساحة في الكاش يمكن أن نضيف فيها معلومات جديدة من الذاكرة الرئيسية كيف يقوم الكاش بعمليات استبدال المعلومات .
 - كيف يمكن المحافظة على الاتساق بين Cache و Main Memory أثناء عملية الكتابة (نسخ المعلومات للكاش).

حل هذه المشاكل هو عن طريق فصل البيانات والتعليمات في الكاش وهو بتقسيم ذاكرة الكاش الواحدة إلى قسمين ليكون جزء للتعليمات والآخر للبيانات.



مزايا تقسيم الكاش:

1- إحداث اتزان أفضل في التفريق عند التحميل بين البيانات والتعليمات التي يتم إحضارها بناءً على آلية التنفيذ للبرنامج.

2- رخص التصميم والتنفيذ.

ميزة توحيد الكاش:

فض النزاع في الكاش بين عملية معالجة التعليمة ووحدات التنفيذ للتعليمة ، فالتعليمة المطلوب إحضارها يمكن أن تكون بياناتها تحت عملية تنفيذ في نفس اللحظة وهذا ما سيتم التطرق إليه في الفصل القادم وبعد ذلك يمكن الإجابة على السؤال التالى وهو كيف يمكن القضاء على الهالم المتعان المتعان

: " Cache Organization " تنظيم الكاش

مثال : يوجد Cache حجمه 64KB والبيانات تنتقل بين الـ Cache والـ Cache حجمها 4B والـ خجمها 4B والـ خجمها 16MB هو Main Memory شكله منظم على هيئة line سعة كل line هو 4B وحجم الـ Main Memory هو 16MB وكل بايت يتم عنونته بواسطة 24bit (16k) والـ Cache Main Memory بواسطة 2^{14} من 2^{16}) ، كما وأن الـ Cache يتضمن 2^{14} من 2^{14} من الـ blocks .

الأسئلة: - عندما يتم إحضار block من Main Memory إلى Cache ففي أي line سيوضع هذا الـ block ؟


- عندما ننظر إلى محتوى عنوان معين بالذاكرة هل نقوم بالبحث في كل خطوط الـ Cache ؟
- كيف لنا أن نحدد إذا ما تم إيجاد البيانات بالـ Hit " Cache " أو لم يتم إيجادها " Miss ".

للإجابة على كل هذه الأسئلة فإن ذلك لا يتم إلا بطريقة معينة لتخطيط ذاكرة Cache وهنالك ثلاثة طرق لذلك

Associative Mapping (3 Set-Associative Mapping (2 Direct Mapping (1

وقبل الغوص في هذه الأنواع سنقوم بتوضيح بسيط للمثال الذي ذكر أعلاه ؛ وللتوضيح فإن البيانات الموجودة في الذاكرة الرئيسية (M.M) هي نفسها مقسمة إلى blocks والـ Sblock تم تعريفه مسبقاً هو أكثر من كلمة (معلومة) واحدة بل هو مجموعة من الكلمات وقد فُرض في المثال أن حجم الـ Sblock في M.M هو 4Byte ، وبم أن حجم كل block في M.M هو 4B فإن ذاكرة الـ Cache التي تعمل على الاحتفاظ بنسخ من البيانات المنتقلة من M.M إلى المعالج - مع العلم بأن هذه البيانات المنتقلة تنتقل على شكل blocks - هي من الطبيعي جدا ً أن تستقبل البيانات المنتقلة من M.M على شكل blocks ولأن الـ M.M يقسم يحتفظ ببياناته على شكل blocks حجم الواحد فيها 4B ، فإن الـ Cache والآخر يكون مهيئاً ولأن الـ M.M يقسم يحتفظ ببياناته على شكل blocks حجم الواحد فيها 4B ، فإن الـ block والآخر يكون مهيئاً النقسيمات على شكل خلايا كل خلية فيها سعتها 4B لأنها لن تستقبل غير هذا الحجم - وهو حجم الـ block – فعلى هذا الأساس تسمى كل خلية باسم in الذاكرة الرئيسية للـ Cache وبعض التعليمة المطلوبة من قبل الـ CPU بالتحديد في أي الد block المطلوب جلبه من الذاكرة الرئيسية للـ Cache وبعض التعليمات الأخرى ؛ كذلك تعمل هذه الـ block وجد هذه اللحظة من خلال هذا الـ block على تحديد أي من الـ lines بالكاش التي يمكن أن تحتوي على الـ block المطلوب سواء أن وجد عددها في هذا المثال block " hit " أم لا " miss " وتحديد التعليمة المطلوبة في حد ذاتها بداخل الـ block أم لا " hit " block " بها الـ block ألى المطلوب سواء أن وجد بها الـ block " المثال block " المثال التعليمة المطلوبة في حد ذاتها بداخل الـ block ألى المثل المثل المثل المثل المثل المثل التعليمة المطلوبة في حد ذاتها بداخل الـ block ألى المثل المثل المثل المثل المثل المثل المثل المثل المطلوب سواء أن وحد المثل المثل المؤلوبة في حد ذاتها بداخل الـ block ألى المثل المثل

: Direct Mapping -1



هذا النوع يسمى التخطيط المباشر وفي هذا المثال قد ذكر أن الـ Cache يتضمن 2^{14} من lines ما تساوي حجمه بالتمام و هو 16k ويمكن تفسير ذلك على أن للـ Cache خطوط تستقبل بها الـ blocks من الـ M.M عند حدوث حالة الـ Miss طلب المعالج البيانات من الكاش ولم يجدها - وللتأكيد على 2^{14} هو أن :

$$16kB \div 1000 = 16384B = 2^{14}$$

ولأن الخط الأول كان يبدأ بـ 0 فلذلك فإن الخط الأخير سيكون $1-2^{14}$. وكذلك يمكن النظر إلى رسم الـ Cache فإنه يمكن التعرف على الخطوط " lines " التي تستقبل فيها الـ blocks من M.M و عددها موضح بالشكل وفيه حجم كل block لحجم كل block وهو 4B.

من المثال قد تعرفنا على أن العنونة تتم بـ 24bit وكما قد ذكر بأن 22bit منها هي التي تحدد موقع الـ block في الـ M.M، وقد ذكر أيضاً أنه يتم استخدام 14b منها فقط لتحديد line في الـ Cache الذي يمكن أن يحتوي على block المطلوب .

إن كل line بالـ Cache يختلف تماماً عن line الآخر بسبب امتلاكه عنوان فريد من نوعه يجعله متميزاً عن الآخر ويسهل إمكانية التفريق بينهم ؛ وبالعودة إلى 24bit والتي تستخدم في العنونة فإننا سنتعرف على أنها تتكون من ثلاثة حقول:



الحقل الأول و هو الأقل أهمية (في هذا المثال حجمه 2bit) وتعمل على تحديد الـ Byteبعينه المطلوب حالياً من قبل المعالج من بين الـ blockكاملاً ؛ أما بالنسبة لبقية العنوان 22bit فهي تعمل بشكلين مختلفين ، حيث أن الـ 22bitتستخدم كاملةً تحديد الـ block المطلوب في الـ Miss في حالة Hit فإنه يقسم في الـ Cache إلى قسمين :

- الـ bits الأقل أهمية -في هذا المثال ذ كر بأن حجمه 14 ومن خلالها يتم تحديد الـ line المطلوب أن يسلكه الـ block ليصل إلى M.M وهو الحقل الأوسط في العنوان ويسمى slot .
- الـ bits الأكثر أهمية في هذا المثال ذكر بأن حجمه 8- ومن خلالها يتم اختيار الـ block المطلوب ليناسب الـ line المشابه له ؛ وبتوضيح أكثر فإنه عند استخدام slot الذي حدد line الـ Cache الذي ستنتقل من خلاله البيانات ، تعمل الـ block بعد ذلك لتحديد وجود block بداخل line أم لا وتسمى bbit بالـ Tag .

Tag | Slot | Word

قد ذُكر في هذا المثال بأن M.M يستخدم فقط 22 من 24 bit لعنونة الـ block المطلوب ومن هذا الرقم يمكن استنتاج أن عدد الـ bits التي نحتاجها التي نحتاجها المعالج من بين معلومات الـ word الكاملة - هو bits التي نحتاجها المعالج من بين معلومات الـ block الكاملة - هو bit = Tag المعلومة الحالية التي يحتاج المعالج من بين معلومات الـ block الكاملة - هو bit = Tag المعلومة المعالج عنه المثال بأن الـ Cache يحتاج 24 bit التحديد 24-22=2) وهكذا يمكن تحديد word ، slot ، Tag في word ، slot ، Tag وهكذا يمكن تحديد 22-14=8)

أما في الحالة الأخرى فإنه يطلب المعالج البيانات من الـ Cache ، فتعمل الـ 14 bit بالبحث عن خط العنونة المطلوب فإما أن تجده فارغاً وفي هذه الحالة تكون Miss فيقوم بطلب الـ Mod من M.M ليتم وضعه في هذا الـ line ، أو أن يجد الـ فإما أن تجده فارغاً وفي هذه الحالة Hit في Hit في خلف الله block لله وتكون الحالة Hit فتذهب الـ 8 bit لله Block بوجود الـ block في الـ block في الـ block في حالة وجد الـ bit في خط العنونة بدون الـ block المطلوب أي Miss فإنها تخبر الـ Compiler بنفسها عن عدم وجود الـ block لتنتقل الـ خط العنونة بدون الـ block المطلوب أي block المطلوب ، وتعمل bit كالمعدود خلك على البيانات المطلوبة حالياً من قبل المعالج.

: Direct Mapping مزايا


- 1- بسيط ورخيص.
- 2- حقل الـ Tag فيه صغير.
- 3-الوصول فيه سريع جداً.

عيب <u>Direct Mapping</u>

هو أن للـ Data مكان واحد فقط في الـ Cache وفي حالة نريد جلب بيانات متتابعة فإنه يلزم جلب كل مرة Data واحدة وإزالتها ثم وضع الأخرى وإزالتها بعد ذلك وهكذا .

: Set-Associative Mapping -2

Two-way set associative cache



هذا النوع يسمى التخطيط ذو المجموعات المترابطة إذا كانت الحالة Miss فإن الـ block يوضع في إحدى خطوط الـ Cache المنتمية لـ set معينة و التي قام بتحديدها حقل الـ 13 bit في عنوان الذاكرة ، ويتم استخدام خواريزمية التبديل لتحديد أي خطوط الـ set التي يتم اختيارها لوضع block البيانات فيها. أما بالنسبة لعنوان الذاكرة هنا فإنه يفسر بثلاثة حقول كما في Tag أي حال فإن block هنا يتم استخدامها لتحديد الـ set المناسبة من Cache ، وبالمقابل فإن Tag يقوم بالتحقق لتحديد وجود Hit أو Miss ، فإن كان Hit يتم استخدام المنطق Logic لتحديد الـ line من بين Cache الموجودة بالـ Cache .

إن عدد الخطوط في المجموعة " set " يحدد من قبل المصمم ، فإن كان عدد خطوط المجموعة 2 كان ذلك ما يسمى بـ Four-way set associative ، وإن كان عدد خطوط المجموعة 4 سمي ذلك Two-way set associative

: Set-Associative mapping مزايا الـ


2- سرعة وصول. 3- سرعة وصول.

1- حقل الـ tag صغير.

فتخطيط set-associative يحاول القضاء على العيب الرئيسي للـ Direct-mapping حث يوجد مرونة نوعاً ما فيما يتعلق بعملية الاستبدال في الخطوط عندما تتم قراءة الـ Block الجديد في الكاش.

وتعتبر أجهزة الكاش المخططة بـ set-associative أكثر تعقيداً من المخططة بـ Direct .

: Associative Mapping -3



يسمى هذا النوع بالتخطيط المترابط الكامل ، وفيه إذا كانت الحالة miss فإن الـ blockسيكون موضوعاً في واحد من الـ 214 لخطوط الكاش ، وسيكون القرار لخواريزمية التبديل في اختيار الخط الذي سيستخدم.

بلوك الذاكرة يمكن أن يتم تعيينه لإحدى خطوط الكاش ، فإذا كان البلوك موضوعاً بالكاش في خط معين فإنه يتم تحديد هذا الخط عن طريق خواريزمية التبديل ، كذلك عنوان الذاكرة يفسر بحقلين فقط في منطق الكاش ، فالـ bits الأقل أهمية تحدد الـ byte داخل الـ block أي الكلمة المطلوبة بعينها في الجزء الداخلي للـ block .

كذلك يتم تفسير كل العناوين الباقية في منطق الـ Cache على أنها tags ، حيث أن كل الـ tags التي تقابل أي خط في ذاكرة الـ Cache يستوجب عليها القيام بعملية فحص منظم لتحديد ما إن كان الموجود هو hit أو miss ، فإن كان كان الما فإنه وباستخدام المنطق يتم معرفة الخط الحقيقي في الـ Cache .

: Associative mapping مزایا الـ

أحدث الـ associative مرونة هائلة فيما يتعلق بعملية استبدال الخطوط عند قراءة بلوك جديد في الذاكرة.

عيوب الـ Associative mapping عيوب الـ

1 - معقد .

2- حجم الـ tag فيه كبير .

3- سرعة الوصول يمكن أن تحقق فقط باستخدام ذو اكر الـ Associative عالية الأداء لأي كاش.

: Set-Associative Mapping مسائل الـ

يوجد بعض القوانين لحل المسائل وهي:

Tag : حجم البيانات المنتقلة (البلوك الواحد) بين الكاش و الذاكرة الرئيسية يتم تسويته بالقوى المرفوعة لـ 2 و الـ Tag يساوي تلك القوى ، وبتعريف آخر هو القوى المرفوعة لـ 2 التي تساوي حجم بلوك البيانات المنتقل بين الكاش و M.M . M.M فإن إذا كانت البيانات المنتقلة بين الكاش و M.M = M.M فإن إذا كانت البيانات المنتقلة بين الكاش و M.M = M.M فإن إذا كانت البيانات المنتقلة بين الكاش و M.M

Slot: هو القوى للعدد 2 الناتجة من حاصل قسمة عدد lines على عدد مسارات التخطيط ways حيث أن lines هو النسبة بين قيمة حجم الكاش إلى حجم كل بلوك بيانات لهذا الكاش مع مراعاة توحيد الوحدات.

word : هو الباقى من عنوان الـ address المعطاة.

لإيجاد الـ Tag و Slot يتم استخدام هذه القوانين الثلاثة:

Line =
$$2^{\text{slot}}$$
 (2

$$Tag2 = 2$$
 حجم البلوك (3

Ex: Given a computer system with the following cache architecture:

- Two on-chip Caches for data and instruction .
- Each cache of 8 Kbytes.
- Data transfer between cache and main memory is in blocks of 32 bytes.
- A main memory of 16 Mbytes, each byte is addressable by a 24-bit address.
- It uses 2-way set associative organization.

Draw the mapping function of this system, showing the detailed connection between the cache and the main memory.

Tag line block

Tag = n &
$$32=2^n$$
 then $32=2^5$ then Tag = 5

Slot : هو القوى للعدد 2 الناتجة من عدد lines ، وقانون linesهو حجم الكاش مقسوماً على حاصل ضرب حجم كل بلوك في Slot في عدد الكاشات المستخدمة في التخطيط.

$$Lines = \frac{8KB \times 1024}{32B \times 2way} = 128 \text{ Line}$$

$$128 = 2^7$$
 then slot = 7

أما بالنسبة للـ world فهو يساوي الباقي من العنوان الذي يساوي bit24 أي (24-[7+5]-24]


أما بالنسبة لعملية الـ Diagram أي الرسم فهو يكون كالتالي:

$$Tag = 5 \quad Slot = 7 \quad Word = 12$$

Tag = 5 | Slot = 7 | Word = 12 | حيث أن slot تعنون ذاكرة الكاش ، و Tag تعنون الذاكرة الرئيسية .

1-7 = 1 يتم تمثيل الرقم 7 بسبعة ثنائيات للرقم 1 بهذا الشكل 1111111 وبعد ذلك يتم تحويله إلى النظام السادس عشر slot =7كالتالي : 1 1 1 1 1 1 0 ، وكذلك يتم تمثيل الـ Tag بثنائيات 11111 وتحول للنظام السادس عشر لتكون 1 $^{-}$ Tag كالتالي : $^{-}$ $^{-}$ $^{-}$ $^{-}$ $^{-}$ $^{-}$ $^{-}$ $^{-}$ $^{-}$ $^{-}$ $^{-}$ $^{-}$

إذا تعنون ذاكرة الكاش بـ 7F و عدد مسارات الكاش (Ways) هي 4 كما جاء بالسؤال و يتم عنونة الـ M.M بـ 1F



إذا كان الكاش ميموري هو way-set associative إذا يتم رسم 2 Cache وهنا بالفعل تم رسم 2 Cache ولكن أولى نقاط المسألة كانت تتحدث عن Two on-chip Caches for data and instruction أي أن الكاش المستخدم هو مقسم لذاكرتين واحدة للبيانات وأخرى للتعليمات ، والأنه 2-way إذا فإنه يوجد ذاكرتين كاش مستخدمتين كالاً منهما مقسمة إلى قسمين و احدة للبيانات و أخرى للتعليمات

Ex: Given a computer system with the following cache architecture:


- a cache of 16 Kbytes is used.
- Data transfer between cache and main memory is in blocks of 32 bytes.
- A main memory of 16 Mbytes, each byte is addressable by a 24-bit address.
- It uses 4-way set associative organization.

Draw the mapping function of this system, showing the detailed connection between the cache and the main memory.

$$Tag: 32 = 2^5 \quad then \ Tag = 5$$

Line:
$$\frac{16KB \times 1024}{32 B} = \frac{512}{4 way} = 128 = 2^7$$

Then Slot = 7



: " خوارزمية التبديل " Replacement Algorithms

عندما يتم وضع بلوك في الكاش ، فإن هذا البلوك سيخزن في إحدى خطوط الكاش التي لابد من إحداث عملية استبدال فيها والمقصود بالاستبدال هو حذف البلوك من ذاكرة الكاش ووضع بلوك جديد بدلاً منه .

تستخدم هذه الخوارزمية في تخطيط الـ associative & set-associative المعرفة في أي line بالكاش يمكن وضع الـ block الجديد و لكن لا يستخدم في الـ direct.

فعند الـ set-associative فإن الخطوط التي ترشح لعملية الاستبدال هي من بين خطوط الـ set أي أن الخيارات ستكون محدودة من بين خطوط المجموعة، بينما في associative فإن كل خطوط الكاش مرشحة لأن يتم إحداث عملية استبدال فيها.

: " الاستبدال العشوائي العشوائي العشوائي العشوائي ال

وفيها يتم اختيار أحد الخطوط المرشحة بشكل عشوائي ، أما الخوار زميات الأخرى فهي مبنية على معلومات متعلقة بأقدم استخدام للـ block في الكاش .

: ' أقل من استخدم أخيراً ' : (LRU) Least Recently Used -2

يتم اختيار الخط المرشح الذي يحمل بلوك في الكاش أطول فترة ممكنة ولم يستخدم بعد.

: " أول من يدخل هو أول من يخرج !" (FIFO) First-In-First-Out -3

يتم اختيار الخط المرشح الذي يحمل بلوك في الكاش أطول فترة ممكنة سواء أستخدم أو لم يستخدم.

: '' أقل من تكرر استخدامه '' (LFU) Least Frequently Used -4

يتم اختيار الخط المرشح الذي يحمل البلوك الذي تم اختياره كأقل واحد في عدد من المرات.

إن Replacement Algorithm لإدارة أي كاش يجب أن تنفذ في الهار دوير بشكل منظم لتظهر فاعليتها ، إن LRU هو الأكثر فاعلية و هو بسيط في التنفيذ ، بينما الاستبدال المحثو في التنفيذ ، بينما الاستبدال العشوائي يعتبر الأبسط في التنفيذ وذو نتائج هائلة ومتميزة.

Write Strategies (سياسات الكتابة في الكاش):

من الضروري قبل الشروع في تنفيذ عمليه استبدال في أحد خطوط الكاش التحقق أولاً إن كان قد ثمة تعديلات على هذا الخط أم لا، بحيث أن البلوك الموجود في M.M و الذي سينتقل إلى خط كاش معين من المفترض أنهما يحملان ذات القيمة أي نفس العنوان ؛ فالمشاكل تكون موجودة عندما تكون هنالك تعديلات على خط الكاش قبل عملية الاستبدال (أي البلوك الموجود داخل خط معين بالكاش يُستبدل كل فترة) الحل هنا هو استخدام عدة استراتيجيات هي:

Write-through -1 " الكتابة خلال ": عند الـHit فإنه تكتب المعلومات في كل من خط الكاش وفي البلوك الموجود بالـ M.M في وقت واحد وذلك لتكون عملية الكتابة على الكاش والـ M.M متناسقة ومتتالية وعدم حدوث خطأ في الكتابة بالـ M.M. وعند الكتابة فإن المعالجات دائماً ما تقوم بتبطىء سرعتها لتتوافق مع سرعة الـ M.M.

2- Write-through with buffered write ''الكتابة خلال باستخدام ذاكرة المخزن الاحتياطية:

هي مشابهة لسابقتها ولكن بدلاً من أن تبطيء المعالجات عملية كتابتها المباشرة على M.M فإنه يتم تخزين العنوان المكتوب والبيانات على write buffer" تنقل البيانات إلى M.M والبيانات على ذاكرة "write buffer" تنقل البيانات إلى M.M طالما المعالجات لازالت بحاجة إلى المعلومات المدعمة من M.M .


M.M. على الكاش لكي تبقى متوافقة مع M.M و تحديث فقط العمليات المكتوبة على الكاش لكي تبقى متوافقة مع M.M فخطوط الكاش لها القدرة على أن تتذكر ما إذا تم تحديثها باستمرار ، فإن تم استبدال خط من الكاش فإن محتواه يتم نسخه وإرجاعه إلى الذاكرة ،

إن الأداء الجيدائها ما يحتاج أجهزة أكثر تعقيدا ، فمشاكل إحداث التوافق هي معقدة جدا وصعبة الحل في أنظمة المعالجات.

" Virtual Memory " الذاكرة الافتراضية ":

المساحة التي نحتاجها غالباً لعنونة برنامج بالكامل قد تكون أكبر من تلك المتاحة في M.M ، لذلك يتم إدخال فقط جزء من البرنامج في M.Mويبقى باقي البرنامج مخزناً على ذاكرة ثانوية (HARD DISK) وعند الحاجة إليها يتم استبدالها تلك التي لم يعد لها حاجة في اله M.M بتلك التي نحتاجها الآن من الذاكرة الرئيسية ، فتسترجع تلك إلى الذاكرة الثانوية ويتم جلب جزء آخر من البرنامج وهو الجزء الذي نحتاجه في هذه اللحظة ؛ إن حركة البرامج والبيانات بين M.M وذاكرة التخزين الثانوية تتم تلقائياً بواسطة أنظمة التشغيل ، هذه التقنيات تسمى Virtual Memory .

إن العنوان الثنائي لذي يتم إصداره من قبل المعالج يُعتبر افتراضيا ً أو تخيليا حيث أن المساحة التخيلية للعنوان هي أكبر من تلك الفيزيائية " الحقيقية " المتاحة في M.M.



إذا قام العنوان التخيلي بالتأشير على برامج أو بيانات موجودة حالياً في ذاكرة حقيقية (M.M أو Cache) فإن الموقع المناسب يكون بالوصول المباشر باستخدام العنوان الفيزيائي (الموقع في الذاكرة ، ماعدا ذلك فإن الجزء الأول من البرنامج أو البيانات المقسمة هي من ستنتقل من الذاكرة الثانوية.

إن وحدة الهار دوير الخاصة وما تعرف بـ MMU أي Memory Management Unit هي من تعمل على ترجمة العنوان الافتراضي/التخيلي إلى وحدات فيزيائية .

يتم تقسيم المساحة الافتراضية للبيانات بالتساوي بحجم ثابت تعرف باسم pages ، كذلك تكون الـ M.M منظمة على شكل تسلسلي من الإطارات Frame ، وكل page يمكن أن يخصص لأي Frame متاح ، وتكون عملية التخزين بشكل منظم (Page Size = Frame Size).

يعتبر الـ page أساس وحدة المعلومات التي تتحرك بين M.M والذاكرة الثانوية باستخدام نظام الـ Virtual Memory.

يتألف البرنامج من مجموعة من الـ pages والتي تخزن على disk ، وفي أي وقت يتم تخزين البعض فقط من pages على pages مل M.M وهو ما يسمى بعملية الارتحال Demanding Paging ؛ حيث أن أنظمة التشغيل هي المسؤولة عن تحميل pages المستبدلة والتي لم تعد لها حاجة في بقائها على الـ M.M وجلب تلك التي نحتاجها في هذا الوقت.

عندما يؤشر CPU على موقع معين يطلب منه page غير موجودة في M.M ، فإن الـ page الموجودة على M.M يتم تحميلها إلى DISK وتستبدل بالـ page المطلوبة.


إن وصول الكلمة إلى الذاكرة يتضمن ترجمة للعنوان الافتراضي Virtual address إلى عنوان حقيقي Physical address

- Virtual address : Page number + offset

- Physical address: Frame number + offset

Instruction Pieplining I Chapter 3

: (The Instruction Cycle) حلقة التعليمة



إنه ولتنفذ أي تعليمة لعملية حسابية مثلاً فإنها تمر بسنة مراحل ، وكما ونعلم بأن عمليات المعالجة تتم دائماً في CPU ، لذلك فإن المرحلة الأولى هي ما تسمى بـ FI أي إحضار التعليمة المطلوبة من M.M إلى CPU ، بعد ذلك يتم تحليل التعليمة وترجمتها لمعرفة المطلوب منها في وحدة التحكم بـ CPU وهذه المرحلة تسمى DI ؛ بعد ذلك يتم حساب عملية هذه التعليمة في وحدة الحساب والمنطق وهي ما تسمى بـ CO ، ثم استدعاء المعامل المطلوب إضافته في العملية الحسابية مثل قولنا في وحدة الحساب والمنطق وهي ما تسمى بـ CO ، ثم استدعاء قيمة X من الذاكرة الرئيسية ، ولكن MOV R1,R2 المطلوب هنا هو جلب قيمة R1 وذلك بالطبع لن يكون من M.M بل سيكون من السجلات ، وتسمى هذه المرحلة OS . المرحلة الخامسة هي إضافة ذلك المعامل إلى التعليمة لإظهار الناتج النهائي وهو ما يسمى بتنفيذ التعليمة الك وأخيراً تخزين أو كتابة الناتج في M.M وهو OW.

تقنية خطوط تجزئة تنفيذ التعليمات Instruction Pipelining:

هي تقنية تستخدم في صناعة المعالجات ، وتهدف إلى تحسين أداء المعالج وتسريع عمله بإعطائه نوعاً من أنواع التنفيذ التفرعي لمجموعة التعليمات الخاصة به .

يمكننا تشبيه تقنية Pipeline في المعالجات بغرفة لغسل الثياب حيث تمر عملية الغسيل بثلاث مراحل (الغسل والتجفيف و التوضيب) ، فعلى سبيل المثال أننا نريد أن نغسل 4 دفعات من الملابس بشرط أنه لا نبدأ في مرحلة غسل الدفعة الثانية قبل الانتهاء من الدفعة الأولى و توضيبها ؛ بهذا الشكل سنأخذ وقت طويل في عملية الغسل ، ولكن إذا ما قمنا بعملية الغسل

بطريقة أخرى بحيث دخل الدفعة الثانية في مرحلة الغسل حالما تبدأ الدفعة الأولى بمرحلة التجفيف ؛ وعند انتقال الدفعة الأولى لمرحلة التوضيب فإنه تنتقل الدفعة الثانية إلى مرحلة التجفيف وتدخل الدفعة الثالثة في مرحلة الغسل ، وهكذا بهذا الشكل نكون قد قمنا بتقليص الوقت المستخدم في غسل الدفعات الأربعة من الملابس.

يشبه هذا تماماً تقنية Piepline في المعالجات ، ففي المعالجات التي لا تستخدم تقنية Piepline لا يتم البدء في تنفيذ التعليمة التالية من البرنامج إلا بعد الانتهاء تماماً من تنفيذ كافة العمليات التي يتطلبها تنفيذ التعليمة السابقة (FI,DI, ..., WO) . يمكن تسريع المعالجات باستخدام تقنية Piepline بتجزئة العمليات التي يقوم بها النظام بحيث يمكن لتعليمة جديدة أن تبدأ في التنفيذ حالما تنتقل التعليمة التي تسبقها من المرحلة الأولى إلى المرحلة الثانية ، وبهذا الشكل يتم تحسين سرعة أداء النظام.

| Clock cycle → | 1 2 3 4 5 6 7 8 9 10 11 12 |
|---------------|----------------------------|
| Instr. i | FI DI COFO EI WO |
| Instr. i+1 | FI DI COFO EI WO |
| Instr. i+2 | FI DI COFO EI WO |
| Instr. i+3 | FI DI COFO EI WO |
| Instr. i+4 | FI DI COFO EI WO |
| Instr. i+5 | FI DI COFO EI WO |
| Instr. i+6 | FI DI COFO EI WO |

مخاطر تقنية خطوط التجزئة Pipeline Hazards :

يوجد بعض المخاطر في تقنية pipeline التي تحدث في حالات معينة لتحول بين تنفيذ التعليمة الجديدة في لحظة معينة ، هذا التوقف يسمى stall ؛ عندما يحدث هذا stall في لحظة معينة لعملية في تعليمة ما ، فإنه لا يمكن أن تنفذ أي عملية جديدة لهذه التعليمة في هذه اللحظة ، مما يعني أنه عند توقف عملية عن التنفيذ بسبب مشكلة ما في لحظة معينة ، فإن هذا التوقف يؤثر على كل العمليات التالية ويسبب في توقفها عن العمل في هذه اللحظة .

: Hazards أنواع الـ


- .Structural Hazard -1
 - .Data Hazard -2
 - .Control Hazard -3

العوائق الإنشائية Structural Hazards :

تحدث المخاطر الإنشائية عندما يتم طلب معامل ما من نفس المكان في نفس اللحظة مما يسبب في حدوث stall للتعليمة الجديدة ، و stall تعنى توقفها عن العمل واستمر ارها في المرحلة التالية .

وعلى سبيل التوضيح نضرب بمثال لـ ADD R4,X في 5 مراحل متكررة ، يعني المطلوب هو إضافة قيمة X إلى السجل R4 بخمس مرات ، هنا نلاحظ بأنه عند جلب التعليمة من الذاكرة FI في المرحلة الأولى لن تكون هنالك مشكلة ، وفي اللحظة

الثانية عند جلب التعليمة الثانية المرحلة الثانية لن يحدث شيء ، وكذلك الأمر في الثالثة ، ولكن عند الوصول إلى المرحلة الرابعة وأراد المعالج جلب التعليمة من الذاكرة فإنه وفي نفس اللحظة يوجد عمل آخر وهو جلب المعامل X من الذاكرة في التعليمة الأولى ، ولذلك لا يمكن الوصول للذاكرة مرتين في نفس اللحظة ، فيحدث stall " توقف " للتعليمة الرابعة لتبدأ عملها في اللحظة الزمنية التالية .




يمكن أن يتم تجنب Structural Hazard من خلال تقسيم الكاش إلى جزأين ، أحدهما للبيانات والآخر للتعليمات ؛ فعندما نحتاج لجلب المعامل يكون من ذاكرة أخرى فلا يحدث Hazard .

عوائق البيانات Data Hazards عوائق


يحدث هذا النوع من Hazard عندما يكون لدينا تعليمتين مثلاً ، التعليمة التالية تريد أن تجلب معامل (FO) لم يجهز بعد في التعليمة السابقة ولم يتم الانتهاء من تنفيذه (EI) وتخزينه (WO) في M.M .

فعلى سبيل المثال لدينا تعليمتين الأولى هي MUL R2,R3 أي R2 + R2 + R2 والتعليمة الثانية هي ADD R1,R2 في سبيل المثال لدينا تعليمتين الأولى هي Hazard في التعليمة الثانية عندما يطلب في المرحلة الرابعة في هذه التعليمة جلب R2 + R1 + R2 أي القيمة الموجودة في السجل رقم 3 ولكن في التعليمة التي تسبقها نلاحظ أن قيمة R3 يجرى عليها عملية حسابية أي أنها في لحظة تغير حالية ولذلك قيمتها ليست معروفة بعد ، أي أنه عندما يرغب في جلبها من الـ M.M فإنه لن يجدها وذلك لأنه تجرى عليها عملية الآن ولم يتم تخزين هذه القيمة الجديدة في الـ M.M بعد ، مما يعني أن القيمة المطلوبة ليست موجودة حالياً في الذاكرة الرئيسية لأنها في طور التنفيذ (EI) ، في اللحظة الزمنية التي تليها يستمر الـ stallأيضاً وذلك لأنه يتم حالياً في هذه الفترة كتابة الناتج في الذاكرة الرئيسية و عند كتابة الناتج يمكن بعد ذلك في المرحلة الزمنية التي تليها أن يتم احضار القيمة للتعليمة التي انتظرت لفترتين زمنيتين كما بالشكل :



نلاحظ في الشكل السابق توقف التعليمة الثالثة على الرغم من عدم وجود أي Haazardلكن قد ذُكر مسبقاً بأنه عندما يكون هنالك stall فإن كل التعليمات التي تليها يجب أن تتوقف ولا تعمل في هذه اللحظة الزمنية.

بالنسبة للـ Data Hazard فيمكن تجنب حدوثه باستخدام تقنية تسمى بـ forwarding إعادة التوجية (bypassing) من خلال التمرير أو التجاوز .



إذا اكتشف ALU بوجود Data Hazard ولكن لم يحدث هذا الـ Hazard بعد ، فإنه يختار النتيجة المحالة إليه على أنها هي المعامل الداخلة إليه في العملية ، وذلك بدلا من أن يتم قراءة القيمة سواء من الذاكرة أو من السجل .

Clock cycle → 1 2 3 4 5 6 7 8 9 10 11 12

MUL R2,R3

ADD R1,R2

FI DI COFO EI WO

بعد استخدام هذه الطريقة سيكون الخطأ هو عند التنفيذ فقط ، وبالتالي تم تخفيض الـ Hazard ليكون في دورة زمنية واحدة.


Input, Output, and Communications

Chapter 8

Q1: Mention different typed of Mass Storage?

- 1- Magnetic Disk.
- 2- Floppy Disk.
- 3-Compact Disk.
- 4- Magnetic tape.
- 5- Magnetic Drums.

Q2:Draw the Structure of a Magnetic Disk & The Magnetic Drum, compare betwee them?








Figure 8-1 A magnetic disk with three platters.

| Magnetic Drum | Magnetic Disk |
|---|---------------------------------------|
| لديه حركة واحدة فقط | لديه حركتين (دائرية وأخرى أفقية) |
| لا تأخذ وقت أطول (زمن القراءة) وبالتالي تكون أسرع | زيادة الحركة الميكانيكية فيه تأخذ وقت |
| السعة التخزينية المستخدمة مع Main Frame أكبر | السعة التخزينية أقل |
| السعر أكبر لأن سعته أكبر | السعر أقل |

وجه الشبه: كلاهما يستخدمان ظاهرة المغنطة حيث يمغنطا البيانات الموجودة بهما .

Q3: Show the Organization of disk platter with 1:2 inter leave factor?




Figure 8-3 Organization of a disk platter with a 1:2 interleave factor.

Q4: Caculate the storage Capacity of disk given that :-

- The number of byte/sectors = 512. The number of sector/trace = 1000.

 $C = N \times S \times T \times P$ = $[512 \times 1000 \times 5000 \times 8] / (1024 \times 1024) = 19 G Byte$

الحل

Q5: Define: Seek time & The Rotational latency & Transfer time & burst time?

- Seek time : هو الزمن اللازم لحركة الرأس المستخدم في القراءة والكتابة إلى المكان الذي يصل إليه.
 - Rotational latency : هو الزمن اللازم لحركة القرص للوصول إلى القطاع "Sector" المطلوب.
- Transfer time : هو زمن النقل من القطاع "Sector" في الـ Disk Platter بمجرد أن يتم وضع القطاع تحت الرأس.
- Rotational time) Burst time): هو معدل تخزين البيانات في الذاكرة عندما تبدأ عملية القراءة أو الكتابة، وتساوي سرعة دوران القرص × سعة كل مسار " track ".

Q6: State the factors that effects the speed of hard disk data transfer?

Transfer time -3 Rotational latency -2 Seek time - 1

Q7: Access time of Floppy disk is slower than a hard disk ... Why?

لأن القرص المرن Floppy disk لا يمكنه الدوران بسرعة كما في القرص الصلب Hard disk فسرعة آلية الدوران المثالية للقرص المرن Rpm 300 Rpm ف ويمكن أيضاً أن تكون متنوعة كحركة الرأس من مسار إلى مسار لتحسين معدل نقل البيانات ، إن بطء سرعة الدوران تعني أن زمن الوصول للقرص المرن هو 300 -300 مما يقرب 10 مرات بأبطأ من الأقراص الصلبة ، السعات تختلف لكن تصل لمدى 1.44MB.

Q8: Why does the hard disk Organization use interleaving machnism?

لتحسين السرعة ، وللقراءة من الهار ديسك ، ولحركة الـ platter .

Q9: What does the Master Control Block (MCB) Contain?

- 1- قسم التهيئة: ويختص بتحديد المعلومات المتعلقة بتقسيمة القرص مثل عدد الأسطح، وعدد القطاعات لكل سطح.
- 2- قسم الملفات : حيث يتم تخزين اسم الملف أو لا مع قائمة القطاعات التي تتألف منها وخصائص هذا الملف مثل تاريخ إنشاؤه وتاريخ آخر تعديل عليه .
 - 3- قسم البلوكات الحرة: تخبر بموقع البلوكات التي لم تستخدم " free " ليتم استخدامها .
 - 4- قسم البلوكات الرديئة: حيث تخبر بمواقع البلوكات التي لم تستخدم " free " ولكنها رديئة لكي لا يتم استخدامها .

Q10: How can we find a bad sectors in a hard disk?


إن الـ Bad Sector ينتج أثناء التصنيع ويتم استخدام طريقة المغنطة لتمثيل الرقم 1 ، و هنا فإن جودة الهار ديسك نفسه في استقبال عملية المغنطة هي التي تؤثر في الـ Bad Sector.

فعند وجود رقم 1010101 ولكنه أثناء القراءة تمت قراءته 1110101 أي يوجد هنالك اختلاف ، فإن بهذا يتم التأشير على هذا الـ Sector بأنه غير قابل للاستخدام .

وللتغلب على هذه المشكلة يجب إعادة تقسيم الهار ديسك ، فبإعادة التقسيم تحل بعض مشاكل الـ Bad Sector وليس كلها وذلك لأن طريقة التقسيم تتغير.

Q11: Show the Manchester Encoding of the bit sequence 1000110 = 'F'?

النقلة من الأسفل لأعلى تمثل بـ 1 ، والنقلة من أعلى لأسفل تمثل بـ 0 وتكون القراءة من منتصف الـ Phase



Q12: What is Video Display? Explain low it work?

Video Display : يتكون من جهاز عرض مضيء مثل (CRT) " أنبوب أشعة كاثود " أو من (LCD) " العرض بالبلورات السائلة " ومجموعة من الدوائر الكهربائية التحكمية.

فكرة عمل CRT: فكرة عملها هي انطلاق الالكترونات من خلف الشاشة إلى أن تصل إلى سطح العرض المبطن بطبقة من العسفور، ولعرض صورة على الشاشة فإن شعاع الإلكترون يسبح خلال خط أفقي مبتدئاً من أعلى الشاشة من اليسار إلى اليمين فيسب توهجاً في طبقة الفسفور، وتختلف شدة سطوعه باختلاف جهد الالكرتون الكهربائي، وعندما يصل الشعاع إلى نهاية الخطيتوقف للحظة تسمى " فترة الخمول الأفقية "، ثم يعاد إعداد المغناطيس كي يبدأ برسم الخط السفلي الجديد؛ وتعاد هذه العمليات مسببة رسم خط بعد خط على الشاشة حتى تمتلئ، وهنا يتوقف الشعاع للحظة تسمى " فترة الخمول الرأسية " ويعاد إعداد المغناطيس كي تعاد كل العملية من جديد فترسم صورة أخرى على الشاشة مبتدئة من الركن العلوي الأيسر. أما التلفزيون الملون فهو لا يختلف كثيراً عن تلفاز الأبيض والأسود إلا أن به ثلاث مدافع للإلكترونات بدلاً من مدفع واحد، وكذلك النقاط وحيدة اللون في طبقة الفسفور التي تغلف زجاج الشاشة من الداخل تستبدل بنقاط ثلاثية اللون هي (الأحمر ، الأخرى ، وبخلط هذه الألوان الثلاثة بنسب متفاوتة يمكننا الحصول على جميع الألوان الأخرى ، حيث أن هذا الخلط يتم عن طريق تغيير كثافة كل لون من هذه الألوان على طبقة الفسفور.




Figure 8-16 A CRT with a single electron gun.

Q13: What are the components of the Bus lines?

يتكون الناقل من أجزاء فيزيائية مثل الموصلات والأسلاك وبروتوكولات النقل ، فالأسلاك يمكن أن تقسم إلى مجموعات منفصلة (Control, address, data, power) الأجهزة تتقاسم المجموعة المشتركة من الأسلاك ولكن فيها جهاز واحد فقط هو من يمكنه الإرسال خلال الناقل في أي لحظة زمنية معينة ؛ وحين ذلك يستوجب على بقية الأجهزة الاستماع وعدم الإرسال ، ولكن عادة جهاز واحد فقط هو من يستقبل ، فلذلك جهاز واحد فقط يمكن أن يكون master " السيد " والأجهزة الأخرى هي الـ slaves " التابعة " ؛ حيث أن الـ master هو من يتحكم بالـ Bus ويمكن أن يكون المرسل أو المستقبل.


Q14: What's the advantage of using Bus? and disadvantage?

الميزة: أن استخدام الناقل يزيل الحاجة لربط كل جهاز مع الأجهزة الأخرى ، مما يجنب تعقيد الأسلاك " تشابكها " ومن شأن ذلك أن يهيمن بسرعة على تكلفة مثل هذا النظام. العيب: تشمل البطء الناتج من آلية (Master/Slave) و عدم وجود قابلية لأحجام كبيرة بسبب القيود المفروضة على الزمن.


Q15: What's the Bus Arbitration types? Explain and draw How different types are working?

الأنواع هي Centralized و Centralized


كيفية العمل: الأجهزة من 0 إلى n كلها تتصل بنفس الناقل " BUS " وكذلك كلهم يشتركون في خط طلب النقل الذي يعود لله Arbiter . فعندما ير غب جهاز أن يكون Bus master فعليه أن يؤكد على خط طلب النقل ، وحينما يرى Arbiter طلب النقل هذا فإنه يحدد إعطاء الـ (Grant " إذن النقل ") أم لا ، فإذا وجدت إمكانية لإعطاء Sarant إذا فإن Arbiter يجب عليه أن يؤكد على خط السماح بالنقل " Bus Grant " وخط السماح بالنقل هذا سيكون على شكل سلسلة متعاقبة من الجهاز الأول للجهاز التالي. أول جهاز يرى الموافقة على الـ Bus Grant فإنه قد يرغب أن يكون master ، ففي هذه الحالة فإن كل ما عليه هو أن يأخذ التحكم و لا يقوم بنشر Grant للأجهزة التي تليه ، أما إذا الجهاز لا يريد ذلك فإنه وببساطة ما عليه إلا أن يمرر الـ Grant للجهاز الذي يليه ، وفي هذه الطريقة الجهاز الأقرب للـ Arbiter ستكون له الأولوية أكثر من تلك البعيدة .



في بعض الأحيان الأولوية المطلقة حسب الترتيب قد لا تكون مناسبة ، حيث الأجهزة القريبة من الـ Arbiter لها أولوية على البعيدة ، ولذلك لزيادة الأولوية للأجهزة البعيدة عن Arbiter يمكن أن نعين لها خط طلب نقل بمستوى آخر ، فتكون الأولويات وفقاً لخط طلب النقل من حيث الجهاز الأقرب للـ Arbiter بالنسبة له .



أما في الـ Decntralize d لايوجد Arbiter مركزي ، فالجهاز الذي يريد أن يصبح Buss master عليه أن يؤكد في خط طلب النقل ، ومن ثم يتفحص الناقل إذا ما كان مشغولا ، فإن كان كذلك فإن طلبه لن يؤكد ويرسل الجهاز 0 للجهاز الذي يليه في السلسلة المتعاقبة للدلالة على انشغال الخط ، وعدم التأكيد ، وإن كان الناقل مشغولا أو الجهاز لم يرد النقل فبكل بساطة يتم نشر الـ Grant للجهاز الذي يليه



Q16: a) Define what we mean by a daisy chined?

تعنى السلسلة المتعاقبة للأجهزة من 0 إلى n في الـ Bus Arbitration.

b) What is the disadvantage of a centralized bus arbitration?

العيب هو وجود Central arbiterمما يعني أنه عند التحكم يجب المرور به شخصياً ومنه يعطي الموافقة ، وهذا الأمر يأخذ وقتاً واستخدامه يكون جيد فقط في الأجهزة القليلة ، ولكن عند العدد الكبير من الأجهزة فإن استخدام Decentralized أفضل.

c) Define what we mean by a bus Arbitration problem?

هو الذي جاء ليحل مشكلة ما إذا كانت هنالك أكثر من جهاز يريد أن يكون Bus Master في نفس اللحظة ، ولذلك فإن الـ Bus Master هو الذي يتخذ القرار لأي جهاز يكون Bus Arbitration Problem.

Q17: Given a system that uses are of arbitration scheme imagine a situation in which N card slots are used and then card M is removed where M < N. what will be happened?

طالما أن كل bus request line متصل مباشرة بكل الأجهزة في المجموعة ، و bus grant line ممرر خلال كل جهاز في المجموعة ، و bus grant line المجموعة ، إذا ً فإن الناقل عندما يطلب من جهاز رقم موقعه أكبر من M ، فإنه سوف لن يرى تأكيد الـ bus grant line والذي يمكن أن يسبب في تهدم النظام ، و هذا يجعل المشكلة صعبة في التحديد ، وذلك لأن النظام يمكن أن يستمر في التنفيذ إلى مالا نهاية من دون أخطاء إلى أن يصل إلى أرقام الأجهزة الأخيرة .

لذلك عند إزالة بطاقة من البطاقات العليا ، يجب أن يتم وضعها لتملأ المنفذ المفقود ، أو أن يتم استخدام بطاقة وهمية تستبدل مكان البطاقة المزالة لتكمل بها الـ bus grant line ، كما وأن الأجهزة السريعة يجب أن تكون له الأولوية الأكبر من البطيئة في Decentralized . Decentralized أو قريبة من البداية في Decentralized .

Q18: Mention the Methods used to transfer data between I/O devices and memories?

Direct Memory Access (DMA) -3

Interrupt driven I/O -2

Programmed I/O - 1



لا تنسونا من حالع دانكور أخوكم مدمد دسين