****

**PODER EXECUTIVO**

**MINISTÉRIO DA EDUCAÇÃO**

**UNIVERSIDADE FEDERAL DE RORAIMA**

**DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO**

**ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES**

**RELATÓRIO DO PROJETO: PROCESSADOR ProIA**

**ALUNOS:**

**Ibukun chife Didier Adjitche - 2016030686**

**Pedro Aleph Gomes de Souza Vasconcelos - 2016007150**

**Janeiro de 2018**

**Boa Vista/Roraima**

****

**PODER EXECUTIVO**

**MINISTÉRIO DA EDUCAÇÃO**

**UNIVERSIDADE FEDERAL DE RORAIMA**

**DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO**

**ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES**

**RELATÓRIO DO PROJETO: PROCESSADOR ProIA**

**Janeiro de 2018**

**Boa Vista/Roraima**

**Resumo**

Este trabalho aborda o projeto e implementação de um processador ....

**Conteúdo**

[1 Especificação 7](#_Toc444681789)

[1.1 Plataforma de desenvolvimento 7](#_Toc444681790)

[1.2 Conjunto de instruções 8](#_Toc444681791)

[1.3 Descrição do Hardware 9](#_Toc444681792)

[1.3.1 ALU ou ULA 9](#_Toc444681793)

[1.3.2 BDRegister 9](#_Toc444681794)

[1.3.3 Clock 9](#_Toc444681795)

[1.3.4 Controle 9](#_Toc444681796)

[1.3.5 Memória de dados 10](#_Toc444681797)

[1.3.6 Memória de Instruções 10](#_Toc444681798)

[1.3.7 Somador 10](#_Toc444681799)

[1.3.8 And 10](#_Toc444681800)

[1.3.9 Mux\_2x1 10](#_Toc444681801)

[1.3.10 PC 10](#_Toc444681802)

[1.3.11 ZERO 11](#_Toc444681803)

[1.4 Datapath 11](#_Toc444681804)

[2 Simulações e Testes 13](#_Toc444681805)

[3 Considerações finais 14](#_Toc444681806)

**Lista de Figuras**

[Figura 1 - Especificações no Quartus 6](#_Toc444681815)

[Figura 2 - Bloco simbólico do componente QALU gerado pelo Quartus 8](#_Toc444681816)

[Figura 19 - Resultado na waveform. 13](#_Toc444681817)

**Lista de Tabelas**

[Tabela 1 – Tabela que mostra a lista de Opcodes utilizadas pelo processador XXXX. 7](#_Toc444681822)

[Tabela 2 - Detalhes das flags de controle do processador. 9](#_Toc444681823)

[Tabela 3 - Código Fibonacci para o processador Quantum/EXEMPLO. 12](#_Toc444681824)

# Especificação

Nesta seção é apresentado o conjunto de itens para o desenvolvimento do processador ProIA, bem como a descrição detalhada de cada etapa da construção do processador.

## Plataforma de desenvolvimento

Para a implementação do processador ProIA foi utilizado a IDE: Quartus Prime version 17.0.




Figura 1 - Especificações no Quartus

## Conjunto de instruções

O processador ProIA possui 4 registradores: $s0, $s1, $s2 e $s3. Assim como 2 formatos de instruções de 8 bits cada, Instruções do **tipo R (operações aritméticas) Tipo I (load e store),** seguem algumas considerações sobre as estruturas contidas nas instruções:

* **Opcode**: a operação básica a ser executada pelo processador, tradicionalmente chamado de código de operação;
* **Reg1**: o registrador contendo o primeiro operando fonte e adicionalmente para alguns tipos de instruções (ex. instruções do tipo R) é o registrador de destino;
* **Reg2**: o registrador contendo o segundo operando fonte;

Tipo de Instruções:

**- Formato do tipo R:** instruções baseadas em operações aritméticas.

Formato para escrita de código na linguagem Quantum:

|  |  |  |
| --- | --- | --- |
| OPCODE | Reg1 | Reg2 |

Formato para escrita em código binário:




**- Formato do tipo I:** instruções de Load e Store.

Formato para escrita de código na linguagem Quantum:



Formato para escrita em código binário:



**- Instrução do tipo J (Jump)**

Formato para escrita de código na linguagem Quantum:


****

Formato para escrita em código binário:



**Visão geral das instruções do Processador ProIA:**

Tabela 1 – Tabela que mostra a lista de Opcodes utilizadas pelo processador ProIA.



## Descrição do Hardware

Nesta seção são descritos os componentes do hardware que compõem o processador Quantum, incluindo uma descrição de suas funcionalidades, valores de entrada e saída.

### ALU ou ULA

O componente QALU (Q Unidade Lógica Aritmética) tem como principal objetivo efetuar as principais operações aritméticas, dentre elas: soma, subtração, divisão (considerando apenas resultados inteiros) e multiplicação. Adicionalmente o QALU efetua operações de comparação de valor como maior ou igual, menor ou igual, somente maior, menor ou igual. O componente QALU recebe como entrada três valores: **A** – dado de 8bits para operação; **B** - dado de 8bits para operação e **OP** – identificador da operação que será realizada de 4bits. O QALU também possui duas saídas: **zero** – identificador de resultado (2bit) para comparações (1 se verdade e 0 caso contrário);e **result** – saída com o resultado das operações aritméticas; O processador não trata os casos de Overflow, os valores que ultrapassam sua capacidade de 8bits.





Figura 2 - Bloco simbólico do componente QALU gerado pelo Quartus

### Banco de Registradores 8bit

O banco de registradores é um componente digital composto por um conjunto de  
registradores que podem ser acessados de forma organizada. De uma maneira geral,  
podem ser executadas operações de leitura dos dados anteriormente gravados e de  
escrita de dados para modificar as informações internas. As informações que estão  
sendo processado em um determinado momento devem estar armazenadas no banco  
de registradores. Possuindo assim: dado - com 8 bits responsável pelo o  
armazenamento de dados; saida - possui 8 bits e mostra o resultado.

****

**Figura 3 - Bloco simbólico do componente banco de registradores gerado pelo Quartus**

### Clock

O clock é responsável por coordenar ações de dois ou mais componentes. Um sinal de clock oscila entre os estados alto e baixo (no estado de 1 e 0), normalmente usando um para definir algum tipo de operação.

### Controle

A unidade de controle é responsável por enviar os comando para as demais unidade.  
Este comando são necessários para a execução de uma determinada instrução. Para  
isso este componente tem como entrada o Opcode responsável pela instrução, ou seja,  
para a instrução de soma o opcode que será entrada da unidade de controle será o  
0000. Com a entrada do opcode é ativado as flags de saida e com isso os demais  
componente serão “configurados” para que a operação de soma seja executada.

Abaixo segue a tabela, onde é feita a associação entre os opcodes e as flags de controle:

Tabela 2 - Detalhes das flags de controle do processador.

|  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| Comando | PcFlag | PcCond | EscReg | LerMem | EscMem | MemparaReg | FonteA | FonteB | PCFonte | ULAOP |
| Add | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 00 | 00 | 0000 |
| Sub | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 00 | 00 | 0001 |
| And | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 00 | 00 | 0010 |
| Or | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 00 | 00 | 0011 |
| Mult | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 00 | 00 | 0100 |
| BEQ | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 00 | 01 | 1010 |
| SLT | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 00 | 01 | 1011 |
| LOADIM | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 11 | 00 | 0111 |
| LOAD | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 10 | 00 | 1000 |
| STORE | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 10 | 00 | 1001 |
| JUMP | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 01 | 10 | 0000 |
| EXIT | Z | Z | Z | Z | Z | Z | Z | Zz | ZZ | ZZZZ |

### Memória de dados

**[Todo] Descrição**

### Memória de Instruções

**[Todo] Descrição**

### Somador

**[Todo] Descrição**

### And

**[Todo] Descrição**

### Mux\_2x1

**[Todo] Descrição**

### PC


**[Todo] Descrição**

### ZERO

**[Todo] Descrição**


## Datapath

É a conexão entre as unidades funcionais formando um único caminho de dados e acrescentando uma unidade de controle responsável pelo gerenciamento das ações que serão realizadas para diferentes classes de instruções.


**Figura 8 - Bloco simbólico do componente da Datapath gerado pelo Quartus**

# Simulações e Testes


Objetivando analisar e verificar o funcionamento do processador, efetuamos alguns testes analisando cada componente do processador em especifico, em seguida efetuamos testes de cada instrução que o processador implementa. Para demonstrar o funcionamento do processador ProIA, os testes dos seguintes componentes forma realizados.




**Componente Banco de registradores 8bit**

****


**Componente PC**

****

**Componente memória Ram 8bit**


****

**Componente memória Rom 8bit**


****

**Componente Unidade de Controle**


A seguir todos os testes na ULA...




**ULA-SOMA**

****


**ULA-SUBTRAÇÃO**

****


**ULA-MULTIPLICAÇÃO**

****


**ULA-AND**

****


**ULA-OR**

****


**ULA-LOAD**

****


**ULA-LOAD IM**

****


**ULA-STORE**

****

**ULA-BEQ**

****

**ULA-SLT**

****

**ULA-JUMP**

# Considerações finais

Este trabalho apresentou o projeto e implementação do processador de 8 bits denominado de ProIA como trabalho final da disciplina Arquitetura e Sistema de Computadores, com o objetivo de demostrar o que aprendemos ao longo da disciplina na prática, O funcionamento como um todo com seus componentes, o que fazem e como funcionam.