数字逻辑设计

U1 基本概念&数制编码


一、进制转换

1. 十转二进制 [除2取余]
   整数部分

eg. $(87)_{10} \rightarrow$

2 | 87 → 1
2 | 43 → 1
2 | 21 → 1
2 | 10 → 0
2 | 5 → 1
2 | 2 → 0
2 | 1 → 1
0

从低到高排 → $(1010111)_2$



2. 十转二进制 [乘2取整]
   小数部分

eg. $(0.4375)_{10} \rightarrow$

0.4375 × 2 → 0
0.875 × 2 → 1
0.75 × 2 → 1
0.5 × 2 → 1
0

从高往低排 → $(0.0111)_2$

3. 二进制转十进制：直接乘对应系数即可.

eg. $(1010111)_2 = 1\times2^0+1\times2^1+1\times2^2+1\times2^4+1\times2^6=(87)_{10}$

4. 二一八一十六进制转化

二→八，三位一读，二→十六，四位一读，不够补0

二、数制

1. 以八位为例，最高位表示正负，其中0表示为正，1表示为负.

eg. $10101110 = -46$，$00101110 = +46$

n位二进制数表示的范围：$-(2^{n-1}-1) \sim +(2^{n-1}-1)$

2. 反码：正数反码与原码相同，负数反码：符号位不变，其余各位在原码基础上按位取反

3.补码：正数等于原码，负数等于反码加一，


三、编码

1. BCD码：最常见8421BCD码，还有5421，A221，2421等

2. 余3码：BCD码+3

3. 格雷码：

- 如何与n位典型格雷码



- 如何计算给定二制数对应的典型格雷码

复制最高位，俩俩比较相邻项；

例. 10110110 [相同取0，不同取1]

↓↓↓↓↓↓↓


11101101

U2 逻辑代数


一、各种逻辑运算

1. 基本逻辑运算：与、或、非

与门：(AND)



或门：(OR)




非门：(NOT)



2. 复合逻辑运算


与非门：(NAND)




或非门：(NOR)




与或非门：



异或门：$F=A\oplus B=\bar{A}B+A\bar{B}$



同或门：$F=A\odot B=AB+\bar{A}\bar{B}$



3. 基本性质

$A\oplus 1=\bar{A}$　$A\oplus 0=A$　$A\oplus\bar{A}=1$

$A\odot 1=A$　$A\odot 0=\bar{A}$　$A\odot\bar{A}=0$

$A\oplus A=0$　$A\odot A=1$

二、布尔表达式与真值表

1. 布尔表达式：$F=AB+\bar{A}\bar{B}$

2. 真值表：

AB	F
00	1
01	0
10	0
11	1

三、逻辑代数定理及规则

1. 公理&基本定理：略

2. 定理：

$A+B=B+A \longleftrightarrow A\cdot B=B\cdot A$

$(A+B)+C=A+(B+C) \longleftrightarrow (A\cdot B)\cdot C=A\cdot(B\cdot C)$

$A\cdot(B+C)=A\cdot B+A\cdot C \longleftrightarrow A+BC=(A+B)\cdot(A+C)$

3. 三级结论：

$A+AB=A \longleftrightarrow A(A+B)=A$

$AB+A\bar{B}=A \longleftrightarrow (A+B)(A+\bar{B})=A$

$A+\bar{A}B=A+B$，$AB+\bar{A}C+BC=AB+\bar{A}C \longleftrightarrow (A+B)(B+C)(\bar{A}+C)=(A+B)(\bar{A}+C)$

$AB+\bar{A}C+BCD=AB+\bar{A}C$

$\overline{A\oplus B}=A\odot B$

4. 个德摩根定理

$(X_1\cdot X_2\cdot\cdots\cdot X_n)'=X_1'+X_2'+\cdots+X_n' \longleftrightarrow (X_1+X_2+\cdots+X_n)'=X_1'\cdot X_2'\cdot\cdots\cdot X_n'$

5. 香农展开定理

$F(X_1,X_2,\cdots,X_n)=X_1\cdot F(1,X_2,\cdots,X_n)+X_1'\cdot F(0,X_2,\cdots,X_n)$

$=[X_1+F(0,X_2,\cdots,X_n)]\cdot[X_1'+F(1,X_2,\cdots,X_n)]$

6. 对偶规则：

两个逻辑表达式相等，它们的对偶也相等。

$F\longrightarrow (F)^D$　　$F=((F)^D)^D$

CS 扫描全能王
3亿人都在用的扫描App

L3 布尔代数的应用及最大项最小项表达式

一. 设计组合逻辑电路.

• 真值表方法:

① 写出标准与或式 (关注车输出1取值组合. 取原变量)

② 写出标准或与式 (关注车输出0取值组合. 取反变量)

eg.

A	B	C	F
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1

① $F=\bar{A}BC+A\bar{B}C+AB\bar{C}+ABC$

② $F=(A+B+C)(A+B+\bar{C})(A+\bar{B}+C)(\bar{A}+B+C)$

二. 最小项与最大项

性质: ① 最大项的反是对应编号最小项 (eg. $\overline{M_3}=m_3$)

② 全部最小项之和恒等于"1"

③ 全部最大项之和恒等于"0"

④ 一部分最小项之和的反等于其他所有最小项之和

eg. $\overline{m_1+m_2}=m_0+m_3$

⑤ 两个不同最小项之积恒为0. 两个不同最大项之和为1

标准形式: $Y=\sum m(0.1.4.6.7)$, $Y=\prod M(0.1.4.6.7)$

☆ 最小项取原变量. 最大项取反变量!

2. 最小项与最大项的转换关系

eg.

A	B	C	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0

$F=\sum m_i(3.5.6)=\prod M_i(0.1.2.4.7)$

$(F)^D=\prod m_i(4.2.1)$

$\overline{F}=\prod M_i(3.5.6)=\sum m_i(0.1.2.4.7)$

☆ $F\to(F)^D$: 大项变小项. 小项变大项. 单项做互补

$F\to\overline{F}$: 大项变小项. 项数不变

☆ F为小项转换: 全项做互补

F真值表找小项: 找1即可. 化表达式为原变量

F真值表找大项: 找0即可. 化表达式为反变量

三.无关项

1.约束项：不可能存在的输入取值组合

2.任意项：输出为X（0.1都可行）

U4 卡诺图

- 最简表达式不一定是唯一的.但最简表达式的实现代价是相同的（逻辑门个数相同.输入变量个数相同）

一.卡诺图：

两变量

A \ B	0	1
0	0	1
1	2	3

三变量

A \ BC	00	01	11	10
0	0	1	3	2
1	4	5	7	6

四变量

AB \ CD	00	01	11	10
00	0	1	3	2
01	4	5	7	6
11	12	13	15	14
10	8	9	11	10

五变量

AB \ CDE	000	001	011	010	110	111	101	100
00	0	1	3	2	6	7	5	4
01	8	9	11	10	14	15	13	12
11	24	25	27	26	30	31	29	28
10	16	17	19	18	22	23	21	20

二.卡诺图的运算：

+ · ⊕ ⊙ → 对应项做即可

$\overline{\ }$ → 0变1.1变0

三.卡诺图的化简

1.5或式：

圈"1".

变量为1是原变量.

变量为0是反变量

2.或与式：

圈"0".

变量为0是原变量

变量为1是反变量

3.5或非式：

下圈"0"./下圈"1"→与或式

变量为1是原变量

变量为0是反变量

然后再取反

四.相关概念：

1.蕴含项：只包含1的矩形圈

2.主蕴含项：扩展到最大的蕴含项

3.奇异"1"单元：仅被单一主要蕴含项覆盖的输入组合

4.质主蕴含项：覆盖一个或多个奇异"1"单元的主蕴含项

1.5 多级门电路

·前提：忽略各输入原、反变量自带的门

一、二级门电路设计：最简与非门

·给定最简与或式

method1：

$F=\overline{\overline{F}}=\overline{\overline{A}B+A\overline{B}}=\overline{\overline{A}B\cdot A\overline{B}}$

与或式 两次取反 → 最简与非

或与式 → 与或式 两次取反 → 最简与非

（对偶，求出或与式，两次取反，对偶即可）


method2：

①找出F的最简和之积

②画出二级与或电路

③用与非门替换所有逻辑门

④将连接于输出门的所有单个变量取反



二、二级门电路设计：最简或非门

·给定最简与或式


method1：$(F^D)^D$

$F=\overline{A}\overline{C}+B\overline{C}+AB$

$F^D=(A+\overline{B})(B+\overline{C})(\overline{A}+C)$

$=\overline{A}\overline{B}\overline{C}+ABC=\overline{\overline{ABC}+\overline{A\overline{B}C}}=\overline{\overline{ABC}\cdot\overline{A\overline{B}C}}$

$(F^D)^D=\overline{\overline{(A+B+C)}+\overline{(\overline{A}+B+\overline{C})}}$



method2：

①找出F的最简和之积

②画出二级或与电路

③用或非门替换所有逻辑门

④将连接于输出门的所有单个变量取反

三、二级门电路设计：最简与或非门

·给定最简与或式

$F=AC+BC+AB$

与或式 求反 → 与或非式

或与式 求反 → 与或非式

先求 $\overline{F}=\overline{AC+BC+AB}$

$=\overline{A}BC+A\overline{B}C$


故 $F=\overline{\overline{A}BC+A\overline{B}C}$（最简与或非）

正逻辑与负逻辑：0变1.1变0.与变或.与非变或非.异或变同或


四.多输出门电路设计：

·找共同项：

例.



$F_1=\bar{A}B+\bar{A}BC$



$F_2=AB+\bar{A}BC$

4.6 险象及消除

一、使用有限扇入门设计组合电路

扇入系数：逻辑门最大输入端个数.

例.与非门：扇入系数为2和反向器设计指定逻辑函数

$f_1=b'c'+ab'+a'b \rightarrow \underbrace{b'(c'+a)}_{②}+\underbrace{a'b}_{①}$

$f_2=a'b'c+ab+bc' \rightarrow a'b'c=a'(b'c)=a'(b+c')'+\underbrace{b(a+c')}_{②}$

$f_3=b'c'+bc+a'b \rightarrow \underbrace{(b'+c)(b+c')}_{①}+a'b$


提取公因子；与或式→或与式

尽量保留或产生共享项

二.组合电路中的险象

1.门延迟：当输入发生变化.逻辑门输出不会同步发生改变[组合逻辑可忽略.时序电路不可忽略]

例.









当一个逻辑门的两个输入端信号同时向相反方向变化.则该电路存在竞争

2.静态冒险：一次变化只引起一个错误信号脉冲.

例. $F=AB+\bar{A}C$.

if $B=C=1$. $F=A+\bar{A}$.

存在静态1冒险

$F=(A+B)(\bar{A}+C)$

if $B=C=0$. $F=A\bar{A}$


存在静态0冒险

3. 动态冒险：通常发生在多级门电路下，当输入发生一次变化，输出发生多次变化。

例. $F=(W+X)(Y+X')+\exists W'X'$

4. 功能冒险：多个信号同时改变，因速度不同产生错误信号脉冲。

例. 100 → 111 ，B较快： 100 → 110 → 111
可能会有问题





三. 险象的判断


1. 代数法：看是否会出现 $X\cdot\bar{X}$ 或 $X+\bar{X}$。

例. $F=\bar{A}C+\bar{A}B+AC$

检查A： BC=00 F=$\bar{A}$
BC=01 F=A
BC=10 F=$\bar{A}$
BC=11 F=$A+\bar{A}$ → 静态1冒险

2. 卡诺图：化简后是否存在相切卡诺圈

例.




$F_1=\bar{A}C+B\bar{C}$.

当A=0.B=1时. $F_1=C+\bar{C}$

四. 险象的消除.

1. 添加卡诺圈：添加冗余项

例.



$F_1=\bar{A}C+B\bar{C}+\bar{A}B$

当A=0.B=1. $F_1=1$





2. 添加冗余项：

$F=AB+\bar{A}C=AB+\bar{A}C+BC$

3. 添加滤波电容


4. 加封锁/选通脉冲

U7 组合逻辑器件

- 集成电路的分类：

小规模(SSI)：<10 gates，逻辑门，触发器等。
中规模(MSI)：10~100 gates，译码器，计数器，加法器等模块
大规模(LSI)
超大规模(VLSI) } 存储器，微处理器等

1. 半加器




$S_i = a_i \oplus b_i$

$C_{i+1} = a_i b_i$

真值表

a_i	b_i	S_i	C_{i+1}
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1




单一逻辑门与非门实现


$S_i = \overline{a_i} b_i + a_i \overline{b_i} = \overline{a_i} b_i + a_i \overline{b_i} + a_i \overline{a_i} + b_i \overline{b_i}$

$= (\overline{a_i} + \overline{b_i}) a_i + b_i (\overline{a_i} + \overline{b_i}) = a_i \overline{a_i b_i} + b_i \overline{a_i b_i}$

$= \overline{a_i \overline{a_i b_i}} \; \overline{b_i \overline{a_i b_i}}$，$C_{i+1} = \overline{\overline{a_i b_i}}$



2. 全加器




$S_i = a_i \oplus b_i \oplus C_i$


$C_{i+1} = (a_i \oplus b_i) C_i + a_i b_i$

方法2：$\begin{cases} S_i = a_i \oplus b_i \\ C_{i+1} = a_i b_i \end{cases}$ 半加器

真值表


a_i	b_i	C_i	S_i	C_{i+1}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1





3. 4位并行加法器


(1) 串行进位 → (2) 超前进位




$C_{i+1} = (A_i \oplus B_i) C_i + A_i B_i$

$\begin{cases} 全G_i = A_i B_i \\ 全P_i = A_i \oplus B_i \end{cases}$

即 $C_{i+1} = P_i C_i + G_i$




4.全加器




真值表

ai	bi	Ci	Di	Ci+1
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

$$\begin{cases} D_i = a_i \oplus b_i \oplus C_i \\ C_{i+1} = (C_i \oplus b_i)\overline{a_i} + C_i b_i \end{cases}$$




5. OC门：




- 所OC门的输出端可以直接互联："线与"
- 使用时必须加负载/上拉电阻

eg.

$F=F_1 \cdot F_2$




6.多路复用器




eg. 8选1数据选择器

① 用二级电路实现

② 数据选择器级联实现




双四选一："74LS153"



1Gn	2Gn	A	B	1Y	2Y
1	1	X	X	0	0
0	0	0	0	1C0	2C0
0	0	0	1	1C1	2C1
0	0	1	0	1C2	2C2
0	0	1	1	1C3	2C3

7. 三态门

包括三态恒等门、三态非门、三态与非门等，缓冲器，可用来增强驱动年输出能力。



真值表

B	A	C
0	0	高阻
0	1	高阻
1	0	0
1	1	1

· 也有可能B是低电平有效，C是低电平有效

· 三态器件允许多个信号源共享单个"总线"，但线上每次仅一个器件"说话"，若不是全部EN线有效则SDATA上的逻辑值为"未定义"

· 使用三态门唯一安全的方法是设计逻辑控制，以保证同线上有一段截止时间。


· 三态器件的应用：三态总线，管脚可输入输出可编程，双向数据总线

· 内有里的存储单元：读写控制器低电平可写入，高电平可号出，不读不写高阻态

8. 译码器

· 二进制译码器：3线-8线译码器

74LS138




译码器年输出：低电平有效

· 7段显示译码器

共阳极：低电平使能

共阴极：高电平使能

· 地址译码例题



其中 $A_0 \sim A_8$ 为 XXXXXXXXX

$A_9 \sim A_{15}$ 为

A_9: 0-1　$A_{12}=1$　$A_{15}=0$

A_{10}: 0-1　$A_{13}=0$


A_{11}: 0-1　$A_{14}=0$

⇒ 译码范围：1000H ~ 1FFFH

若选中其中一个年输出端口，(例如Y1)，则 $A_9 \sim A_{11}$ 固定

对Y1：译码范围：1400H ~ 15FFH

· 3线-8线译码器扩展为4线-16线译码



· 编码转换译码器

即将年输入的4位二进制数转换为其他编码


$$\begin{cases} W=A \\ X=A\oplus B \\ Y=B\oplus C \\ Z=C\oplus D \end{cases}$$

扫描全能王
3亿人都在用的扫描App

9. 编码器

- 普通编码器

9. 74LS148.





车输入：N位，且N位中只能取1.

车输出：n位二进制码

$\overline{S}$：车输入使能端

$\overline{Y_{EX}}$，Y_S：车输出使能

$\overline{I_0}$~$\overline{I_7}$：车输入


$\overline{Y_0}$~$\overline{Y_2}$：车输出.

车输入和车输出均为低电平有效

- 优先编码器：


允许同时车输入多路有效信号，对其中优先级最高的车输入进行编码

10. 奇偶校验器：




偶校验位表达式：$P_E = A_3 \oplus A_2 \oplus A_1 \oplus A_0$


奇校验位表达式：$P_O = \overline{A_3 \oplus A_2 \oplus A_1 \oplus A_0}$



09. 用9位奇偶校验器74LS280设计一个8位二进制码的奇校验发生器和检测器.









11. 数值比较器

① 一位数值比较器：

$$\begin{cases} Y_{A=B} = A \odot B \\ Y_{A>B} = A\bar{B} \\ Y_{A<B} = \bar{A}B \end{cases}$$




② 多位数值比较器：




级联输入端

比较2个4位二进制数的大小时，应接"100"




③ 串行方式：



低4位比较器的结果作为高4位比较器的结果.


速度较慢.

④ 并行方式：



分两级比较，16位分4组进行比较.

速度较快.



12. ROM 只读存储器


- 相当于一个"n个输入，b个输出"的组合逻辑真值表
- 可以使用包含真值表的8×4 ROM来构建2-4译码器

U8 组合逻辑设计


1. 用数据选择器来实现组合逻辑电路.

例. $F(A,B,C,D)=\sum m(1,2,4,9,10,11,12,14,15)$

方法：降维



①选A5B




2. 用译码器实现组合逻辑电路.

- 有输入啥,有输出啥就行,连对应线.

例. 用74LS138设计一位全加器

例. $a_i\ b_i\ C_{i-1} \to S_i\ C_i$ ⇒ $S_i = \Sigma(1,2,4,7)$

$C_i = \Sigma(3,5,6,7)$



例2. 设计地址译码器.


地址范围: 20H~2FH

40H~4FH


70H~7FH

	A9	A8	A7	A6	A5	A4	A3	...	A0
A	0	0	0	0	1	0	x		x
B	0	0	0	1	0	0	x		x
C	0	0	0	1	1	1	x		x

A: Y_2, B: Y_4, C: Y_7



例. 用8选1MUX54-10译码器设计2组3位数码等值比较电路.



高位不要

if: $B_2B_1B_0 = 110$, 故Z=6线为0;

↳ if $C_2C_1C_0 = 110$, 故Z=6线=0

else: Z=其他线=1

·基本设计思路：画真值表→卡诺图化简→画逻辑电图

U9 Verilog HDL

一、标识符和数据类型

1. 标识符

·赋给对象的唯一名称，首字母只能是字母或下划线。

·注释有两种：

① /* ... */

② // ... ...

2. 数据类型

可分为物理数据类型与抽象数据类型

·物理数据类型：reg, wire, memory等

·抽象数据类型：integer, time, real, parameter等

常量与变量

常量：数字, parameter等

变量：reg, wire, memory等

3. 数字

表达方式：<位宽>'<进制><数字>

注意位宽一定是二进制位宽！没有就采用默认位宽

进制：二进制 b/B, 十进制 d/D, 十六进制 h/H, 八进制 o/O

4. 四种逻辑值

0, 1, X, Z

X是不确定或未知的逻辑状态.

Z是高阻态

当wire类型的信号没有被驱动，为Z.

reg类型信号没有在rst时赋初值，为X

5.参数的实例化

eg.

```
defparam Hal.OR_DELAY=5,
         Hal.AND_DELAY=2;
HA Hal(NewA, New.B);
```

/

```
HA #(5,2) Hal(NewA,NowB);
```

6.数据类型的选择.

一般顶层模块都由wire类型数们连接子模块输入wire型,输出reg型

7.运算符

- 位运算符: ~, |, ^, &, ^~
- 算术运算符: 若有一个操作数为x则结果也为x (关系运算符也是)
- 移位运算符: a>>n.表示向右移n位,空位补0. <<表示向左移
- 拼接运算符: 将多个信号拼接起来, eg. {a, b[3:0], w}. 注意要指明位数
- 等式运算符: ==, != : x与之进行比较为x, ===, !== : 操作数相同就为1

8.赋值语句

assign语句: 所有右值信号都是敏感信号

always/initial语句:

阻塞赋值: 用来发事件为电平敏感信号(常用于)

非阻塞赋值: 用来发事件为时钟边沿(常用于)

时序逻辑一定要用"<=",组合逻辑一定要用"=",一个always模块里只能有"<="或"="之一

9.过程块:

always模块:

电平触发: (一般是组合逻辑电路,用阻塞)

```
always @(*) begin
end
```

or

```
always @(a or b) begin
end
```

边沿触发:

```
always @(posedge clk) begin
end.
```

CS 扫描全能王
3亿人都在用的扫描App

·initial块一般用于仿真中.

10. 条件语句

- 只能用在过程块中
- case的分支语句可以出现"x"或"z"
- 要加 default / else，不然会出现锁存器

11. 仿真


- timescale 只能是 1ns/1ps，10ns/1ps，100ns/100ps. 其他指标不行
- 要激励的信号用reg类型，要输出用wire类型

U10 锁存器与触发器

一、锁存器

- 没有时钟中输入端.
- 锁存器与触发器的"双稳态"特性：
  ① 有两个互补的输出端 Q 与 Q'
  ② 有两个稳定态 0 与 1
  ③ 在外界信号刺激下，可以从一个稳定状态转变为另一个稳定状态.
  ④ 没有(无效的)外界信号刺激，维持当前状态不变

1. RS锁存器 [缺点：存在输入约束]



功能表

R	S	Qn+1	
0	0	Qn	00保持
0	1	1	01 置1
1	0	0	10 置0
1	1	—	11 不允许


次态方程：$Q_{n+1} = S + \bar{R}Q_n$.

(约束条件：RS=0)


逻辑符号：



状态图：



- 另一种形式：



功能表


R	S	Qn+1
0	0	—
0	1	0
1	0	1
1	1	Qn

- 锁存器的应用：开关去抖


典型芯片：

74LS279.

2. 门控D锁存器



逻辑符号



功能表

G	D	Q^n	Q^{n+1}
0	X	0/1	0/1
1	0	X	0
1	1	X	1

$Q^{n+1} = GD + \overline{G}Q^n$


优点：结构简单，且不存在车前入约束问题。

缺点：存在"空翻"现象，即一个时钟中内触发器状态可能多次变化

二. 触发器


- 时钟中信号也称为同步信号。

1. D触发器



$Q^{n+1} = D$

2. RS触发器




R	S	Q^n	Q^{n+1}
0	1	X	1
1	0	X	0
0	0	X	Q^n
1	1	X	—

$Q^{n+1} = S + \overline{R}Q^n$

$SR = 0$ (约束条件)


3. JK触发器（主从触发器）



$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$

J	K	Q^{n+1}
0	0	Q^n
0	1	0
1	0	1
1	1	$\overline{Q}^n$


4. T触发器



T	Q^{n+1}
0	Q^n
1	$\overline{Q}^n$

$Q^{n+1} = T \oplus Q^n$


5. T'触发器



$Q^{n+1} = \overline{Q}^n$


三.触发器的运用.

1.带异步置0端入端的边沿触发器




→ PreN5ClrN不依赖于时钟信号

·带时钟使能端:



失去同步性


改进




$Q = Q\cdot\overline{CE} + D\cdot CE$

2.存储功能

eg. 三人表决器



3.分频/计数功能



二分频功能

四.触发器类型转换

1. JK

① JK→D

JK: $Q_{n+1} = J\overline{Q_n} + \overline{K}Q_n$

D: $Q_{n+1} = D$

$\Rightarrow D = J\overline{Q_n} + \overline{K}Q_n$

$D\overline{Q_n} + DQ_n = J\overline{Q_n} + \overline{K}Q_n \Rightarrow \begin{cases} J = D \\ K = \overline{D} \end{cases}$

②. JK→T

JK: $Q_{n+1} = J\overline{Q_n} + \overline{K}Q_n$

T: $Q_{n+1} = T\overline{Q_n} + \overline{T}Q_n$

$\Rightarrow \begin{cases} J = T \\ K = T \end{cases}$

③ JK→RS: $\begin{cases} J = S \\ K = R \end{cases}$

2. D

① D→JK:

$D=J\bar{Q}^n+\bar{K}Q^n$

② D→T(T'):

T:

$D=T\oplus Q^n$

T': $D=\bar{Q}^n$

③ D→RS:

$D=S+\bar{R}Q^n$

3. T

① T→JK:

卡诺图法

Q^n \ JK	00	01	11	10
0	0	0	1	1
1	0	1	1	0

$T=J\bar{Q}^n+KQ^n$

② T→D

$T=D\oplus Q^n$

③ T→RS

$T=S\bar{Q}^n+RQ^n$

RS

① RS→JK

$\begin{cases} R=KQ^n \\ S=J\bar{Q}^n \end{cases}$

② RS→D


$\begin{cases} S=D \\ R=\bar{D} \end{cases}$

③ RS→T


$\begin{cases} R=TQ^n \\ S=T\bar{Q}^n \end{cases}$

U11 寄存器和计数器

一、基本寄存器



ClrN：异步清零
Load：写入使能
Gn：读出使能




- 应用1：数据传送
- 应用2：具有累加功能的并行加法器
- 应用3：计算机并行输入/输出接口


二、移位寄存器

1、右移寄存器

(串入/串出)




(串入/并出)




串行输入，应先送最低位


- 左移寄存器，则应先送最高位




2、环形计数器



常用状态图：




不常用状态图：



优点：电路简单，输出具有二进制编码的特点

缺点：2^n状态只用$3n$个，不能自启动，需要予预置

3、双向移位寄存器



Rd：异步清零　Gn：输出使能


SR：右移使能　SL：左移使能

WL：写入使能

• 寄存器的每一个操作都是在节拍的控制下完成的

三、计数器

1.异步计数器



(异步十进制8加法计数器)


缺点：存在传输时延迟，且译码器有可能出现尖峰脉冲

2.同步计数器 (优点：工作频率比异步计数器高，不会产生毛刺)


• 扭环形计数器 ⟵ 优点：无险象

后级译码门只需要2个输入端


模8计数器



常用状态图




不常用状态图



2^n个状态仅使用2n个，不能自启动

四、节拍发生器

1.顺序脉冲发生器，时序发生器



U12 时序逻辑分析及设计

一. 时序逻辑分析方法总结

① 列写三组方程：驱动方程、次态方程、输出方程

② 列写状态转换表：写出所有输入及现态的取值组合，计算次态值与输出值

③ 画出完整的状态图

④ 得出功能，并说明能否自启动

二. 时序逻辑设计方法.

1. 状态机：

Mealy 状态机：

次态、输出由现态与输入决定

Moore 状态机：

输出仅由现态决定

2 基本设计方法总结

① 获得原始状态图、状态表

② 最小化状态图、状态表

③ 状态编码获得状态转移表

④ 卡诺图化简（输入函数，输出函数）

⑤ 电路实现

⑥ 检查无关项

3. 隐含表化简法

① 要求两个现态的输出完全相同.

② 箭头去尾，竖列横排.

g. (去掉第一个)

b

c

d

e

a b c d (去掉最后一个)

4 状态分配：

① 同一输入，相同次态对应现态应相等

② 同一现态，不同输入下对应次态应相等

③ 给定输入，输出完全相同，现态应相等

三个都要符合

④ 初态一般设在 0 号单元格内


U13 555定时器及其应用

一、矩形脉冲特性描述

- 脉冲宽度：$0.5V_m \to 0.5V_m$ 所需时间
- 上升时间 t_r：$0.1V_m \to 0.9V_m$ 所需时间
- 下降时间 t_f：$0.9V_m \to 0.1V_m$ 所需时间

二、施密特触发电路





应用：波形变换


阻抗不匹配已附加噪声


传输线上电容较大

三、单稳态触发电路

- 作用：脉冲延时、脉冲定时

四、多谐振荡电路






$$T = RC\ln\left(\frac{V_{DD}-V_{T-}}{V_{DD}-V_{T+}}\right) + RC\ln\left(\frac{V_{T+}}{V_{T-}}\right)$$

- 无稳态输入信号

五、555定时器



1 (GND) — 接地端

2 (TR) — 低电平触发端

3 (VO) — 输出端

4 ($\overline{R_D}$) — 复位端

5 (V_{CO}) — 电压控制端

6 (TH) — 高电平触发端

7 (DISC) — 放电端

8 (V_{CC}) — 电源端



• 功能表：


($\overline{R_D}=1$)

V_{I1}	V_{I2}	V_O
$>\frac{2}{3}V_{CC}$	$>\frac{1}{3}V_{CC}$	0
$<\frac{2}{3}V_{CC}$	$>\frac{1}{3}V_{CC}$	不变
$<\frac{2}{3}V_{CC}$	$<\frac{1}{3}V_{CC}$	1
$>\frac{2}{3}V_{CC}$	$<\frac{1}{3}V_{CC}$	1


若R_D为0，若R_D为1，一小一大是保持

• 若5脚由外电路提供电压，则 $V_{T+}=V_{CO}$，$V_{T-}=\frac{V_{CO}}{2}$

2. 555定时器实现施密特触发电路



3. 555定时器实现多谐振荡电路



$$T=T_1+T_2=(R_1+R_2)C\ln\frac{V_{CC}-V_{T-}}{V_{CC}-V_{T+}}+R_2C\ln\frac{V_{T+}}{V_{T-}}$$

充电时间　　放电时间

• 当5引脚不接电压时，

$$q=\frac{T_1}{T}=\frac{R_1+R_2}{R_1+2R_2}$$