

设计说明文件

文件描述:

1. 这是一个ADC驱动系统，计划设计包含一下功能
 1. adc采样控制与缓存功能
 2. 接收控制信号，与上层模块进行通信
 3. 可调通信频率
 4. 使用spi与上层模块进行通信
 5. 内置数字滤波器进行数据处理
 6. 包含一个数据处理接口，可以连接数据处理模块，数据处理模块接口数据宽度：12bit（adc精度）
 7. 过采样设计提高信噪比

文件编写完成部分

[x] adc_driver.v

[x] data_fifo.v

[x] data_process.v

[x] data_sample.v

[x] data_transmit_ctrl.v

[x] fifo_driver.v

[x] spi_ctrl.v

[x] spi_rec_fifo.v

[x] status_reg.v

[] sys_decode.v

[x] top_define.v

通信协议

控制指令

1. 设置采样频率
2. 设置采样点数
3. 设置采样间隔
4. 发送数据（数据位数）
 1. 发送数据数量，设置为0的时候发送存储的采样数据
5. 设置采样触发位置
 1. 触发电平控制，使用位数进行输入
6. 滤波器启动设置
 1. 直接设置
7. 滤波器参数设置
 1. 配置滤波器的运算参数，方便进行修改，减少上层运算量
8. 设置过采位数（开启与关闭）
 1. 控制信噪比，设置为0就关闭过采样
9. 顺序采样设置
 1. 设置顺序采样的 Δt ，采样的周期
10. 系统时间设置
 1. 用来设置驱动fpga的clk，方便内部进行计时

模块分割

1. adc驱动时钟（ppl）
2. adc过采样控制模块
 1. 采样频率
 2. 处理采样后的输出数据
3. adc采样控制模块
 1. 设置采样频率
4. io控制模块
 1. 从某个fifo中读取数据，发送到spi驱动向上位机进行数据发送
5. spi驱动模块
 1. 与上层进行数据交互

- 2. 接收指令，送入解码器中
- 6. 输入指令解码与执行模块
 - 1. 对发送的指令进行解码，并且执行指令
- 7.

控制指令编码

采用变长指令集(数据帧（16bit）使用小端模式)

inst	inst code(8bit)	func code	说明
连续点设置	000_00001	8bit	连续点采样设置
设置两点之间采样距离	000_00010	24bit	离散点个数设置
离散点采样间隔	010_00011	32bit	离散点距离设置
读取数据	000_00100	16bit	读取多少个数据
设置采样触发位置	000_00101	16bit	其中只有12bit有效（低12bit）
滤波器启用 x	000_00110	8bit	用于切换滤波器
滤波器参数配置 x	000_00111	24bit	用于自动调节滤波器的计算参数
设置过采样次数 x	000_01000	8bit	使用多次采样取均值（其他）方法
adc 时钟设置 x	000_01010	8bit	最大256Mhz
读取上一次的操作指令 x	111_11111	8bit	总共采样的点数
激活采样	111_11111	0000_0000b	启动一个采样

说明：在设置采样点数的时候自动配置进入采样触发模式 系统时钟只支持偶数 设置完成后指令 0000_0000 启动adc，完成配置后输入则重复上一次配置 每启动一次触发后会fifo数据清空

一些问题的讨论

1. 采样时间间隔的寄存器如何设置？

1. 按照设备的最快速度，65
2. 默认按照ADC数据手册的速度的80percent进行采样，首先测试100采样的速度

滤波器

说明：默认启用了FIR滤波器，但是有些参数还没有进行测试，幅值相对进行了缩放。这里有两个参数选择：

1. 0000H 不适用滤波器
2. 0001H 使用36阶截止频率1MHZ的滤波器

一些问题：

3. adc保持高速采样输出的数据与低速采样输出的数据相同与否，有没有受到一些其他因素的影响？
4. 如何设置采样频率？

ADC_driver模块

1. 端口配置

```
module
```

SPI 接口控制文件

1. spi时序控制

1. 设计通信时速：10MHz
2. 相应指令速度：
3. spi 数据读入：先发高位，使用小端模式组织数据，低端数据放在高位
4. spi使用
 1. CPOL =

2. CPHL =

全局系统的时钟管理

1. 整个fpga驱动部分是否需要使用多个不同的时钟？

1. 应该是将adc_driver和数据预处理部分弄出来，这里使用一个时钟，
2. 然后后面控制模块使用一个时钟，配合spi数据进行传输
3. 然后spi输入部分是一个异步时钟，需要进行跨时钟域传输

2. 定义：

1. adc_driver 时钟：锁相环生成可调时钟
2. sys_clk 系统时钟：系统正常工作的时钟：就是直接外部时钟连入 50MHz
3. spi 驱动的时钟：相对于前面两个为异步时钟
4. 不支持连续采样，采完一次需要上位机进行重复启动（因为需要将fifo的数据全部读走，方便系统调用
5. 一次触发后需要手动设置下一次触发，就是需要一个中断响应，触发完成需要一个中断响应。

spi_ctrl 接收端

1. 由于左边的时钟速率叫较快，再跨时钟域传输的时候可以使用结绳法还有握手信号保证数据的正确，根据测试情况还可以换成异步fifo或者添加纠错部分

data_fifo 模块

1. 这里使用异步fifo，并且读取速率与接收速率不相等
2. 每次发送长度为16bit，作为一个数据帧（默认，可以修改）
3. 慢时钟向快时钟传输信号使用结绳法进行数据传输，对数据进行多次采样用来输出
4. 在上位机读取数据的时候，当达到读取设置要求的使用继续读取数据，则发送最大值保持不变表示数据传输错误

data_transmit_ctrl模块

1. 用来控制数据流的传输情况，接收decode_ctrl的控制，用来控制一次传输数据的多少，数据的来源（状态寄存器，data_fifo里面的数据）

系统时序说明

1. 采样与data_sample放在同一个时钟当中，data_sample 与 data_process 当中有一时钟周期间隔，然后下面的fifo缓存同样有一个时钟周期，数据间隔了一个时钟周期输入到fifo，使用这个间隔时间启动fifo。
2. 每次采集后数据采集驱动等待控制设备清除触发标志位，控制模块的指令来自上位机
3. 规定：当数据采集完成的时候再开始读取数据(暂定)

未完成内容

1. adc可变时钟
2. 数字滤波器

时序说明文件

1. 采集触发信号需要在两个adc时钟后触发
2. data_triggered

驱动文件编写

初始化过程

寄存器说明：

data_sample_distance 采样点数寄存器

data_sample_get 单个位置采样个数寄存器

data_sample_cnt_distance 采样时钟分频寄存器

1. adc默认输入时钟是60MHz，计算的时候需要控制采样定时器设置采样时间，类似于STM32的adc的定时器触发。应用举例：比如需要设置采样频率为1MHZ，就将输入时钟60分频，这里就设置 data_sample_cnt_distance 寄存器为60.

2. 设置完上面寄存器后，需要设置采样触发寄存器，设置为 0000H 的时候完全触发，既激活采样就开始一次采样。
3. 设置完上面就可以进行数据采集，输入 ffffH 指令启动一次采集，如需进行下一次采集需要读完数据后在进行。（如需修改，说明即可，修改方便。）
4. 当采集结束引脚拉高，说明一次采集完成，可以进行读取，输入 04h + 采集数据量 进行数据读取。这里可以重新发送读取指令，但是需要读完最新写入的读取个数，在读空fifo当中的数据时，输出的数据为 0000H。
- 5.