



פרויקט מסכם קורס - VHDL

מגישים:

איתי גורביץ'

עידן נודל

שם המרצה: ד"ר דורית מדינה

פרויקט מסכם VHDL - מכפל 16 Radix

הקדמה

הפרויקט עוסק בתכנון ומימוש של מעגל חומרה ב-VHDL לביצוע פעולת כפל של שני מספרים שלמים עם סימן (signed integers) באמצעות אלגוריתם Booth. המערכת מורכבת משתי יחידות עיקריות: יחידת הבקרה (Control Unit - CU) ויחידת האופרציה (Operational Unit - OU), המאוגדות יחד ביחידת Top. המטרה היא לבצע כפל יעיל של שני מספרים באורך N סיביות, כאשר התוצאה מוחזרת כמספר באורך N^2 סיביות. הפרויקט כולל גם Testbench לבדיקת תקינות המערכת עם מגוון ערכי קלט.


מבנה היחידה:

1. יחידת הבקרה:

יחידת הבקרה (cu) היא מכונת מצבים סופית (FSM) עם ארבעה מצבים: IDLE, LOAD, SHIFT, ו-DONE. היא מקבלת קלטים: clk, reset, start ו-done_calc (מה-ou), ומפיקה שלושה אותות: load_data, shift_enable ו-finish. הנהליך המרכזי פועל בעליית השעון (rising_edge(clk)) ומנהל את המצבים:

- **IDLE**: ממתין ל- $start='1'$ כדי לעבור ל-LOAD.
- **LOAD**: מפעיל $load_data='1'$ להעמסת קלטים ומעבירה למצב SHIFT.
- **SHIFT**: מפעיל $shift_enable='1'$ לביצוע חישובים עד ש- $done_calc='1'$ ואז עובר למצב DONE.
- **DONE**: מפעיל $finish='1'$ וחוזר למצב IDLE.

סינתזה של יחידת הבקרה:



2. יחידת האופרציה:


יחידת האופרציה (ou) מממשת את אלגוריתם Booth ברדיקס 16 לביצוע הכפל. היא מקבלת קלטות A ו-B (N סיביות), אותות load ו-shift_en, ומפיקה תוצאה (product) באורך 2N סיביות ואות finish. היחידה משתמשת ברגיסטרים:

- **reg_A** : באורך 2N סיביות, מכיל את A יחד עם הקצאת סימן (sign extension).
- **reg_B** : באורך N+1 סיביות, מחזיק את B עם '0' ב-LSB.
- **acc** : צובר התוצאה, באורך 2N סיביות.
- **step_count** : מונה הסטות (Shift), גדל ב-4 בכל איטרציה.

התהליך מתבצע בעליית השעון:

- **איפוס ('reset'=1)**: מאפס את reg_A, acc, ו-step_count, ומגדיר reg_B עם '1' ב-LSB למניעת סיום מוקדם.
- **העמסה ('load'=1)**: מעמיס את A לתוך reg_A עם sign extension, את B לתוך reg_B עם '0' ב-LSB ומאפס את acc ואת step_count.
- **חישוב ('shift'=1)**: לוקח חלון (window) של 5 סיביות מ-reg_B, ממיר אותו לערך שלם (digit, ערך בין 16- עד 15), וקובע את התוצאה החלקית (partial) באמצעות case על פי ערכי Booth (למשל, A_ext sll 1, A_ext, וכו'). התוצאה מוסטת שמאלה לפי step_count, מוסיפה ל-acc, ו-reg_B מוסט ימינה ב-4 סיביות. התהליך נמשך עד ש-reg_B הופך ל-0 או 1, ואז finish='1' והתוצאה מועברת ל-product. השימוש ברדיקס 16 מפחית את מספר האיטרציות תוך שמירה על דיוק.


סינתזה של יחידת האופרציה:



3. יחידת ה-TOP:

יחידת ה-TOP מחברת את ה-cu וה-ou לכדי מערכת שלמה. היא מגדירה משתנה גנרי N (ברירת מחדל 8, מתוך נוחות לכפולות של 4) ומספקת ממשק חיצוני: done, P, clk, start, ו-ou (N bits) B-ו-A (2N bit). ה-cu שולטת ב-ou באמצעות אותות load, shift_en, ו-finish, וה-ou מחזירה את התוצאה ל-P. ה-TOP מבטיח תיאום בין היחידות, תוך שמירה על גמישות באורך הקלטים באמצעות N.

סינתזה של יחידת ה-TOP:



4. Testbench:

ה-Testbench (top_tb) בודק את תקינות המערכת על ידי סימולציה של שבעה זוגות קלטים (A, B) הכוללים מספרים חיוביים, שליליים ואפס. הוא מייצר שעון (clk) עם מחזור של 20 ננו-שניות ומבצע:

- **איפוס:** מפעיל '1' לreset למשך 20 ננו-שניות לפני כל מקרה.
 - **הזנת קלטים:** ממיר זוגות קלטים (מוגדרים ב-int_pair) ל-std_logic_vector ומזין אותם ל-A ו-B.
 - **בדיקת תוצאה:** מפעיל '1' לstart למחזור אחד, ממתין ל-'1' לdone, ומשווה את P לתוצאה הצפויה ($A \times B$) באמצעות assert.
 - **דיווח:** מדפיס הודעה על הצלחת כל הבדיקות או כשלון עם פרטי המקרה.
- ה-Testbench מאמת את תפקוד המערכת תחת תנאים שונים, ומבטיח שהכפל מתבצע כראוי.

סימולציה:

