

Федеральное государственное бюджетное образовательное учреждение высшего образования

«МИРЭА - Российский технологический университет»

РТУ МИРЭА

Институт Информационных Технологий Кафедра Вычислительной Техники (BT)

ОТЧЁТ ПО ПРАКТИЧЕСККОЙ РАБОТЕ №4

«Узлы. Мультиплексор. Дешифратор. Шифратор»

по дисциплине

«Архитектура вычислительных машин и систем»

Выполнил студент группы ИВБО-11-23

Туктаров Т.А.

Принял ассистент кафедры ВТ

Дуксина И.И.

Практическая работа выполнена

«2» октября 2024 г.

«Зачтено»

«2» октября 2024 г.

АННОТАЦИЯ

Данная работа включает в себя 1 рисунок, 1 таблицу, 7 лситингов. Количество страниц в работе — 12

СОДЕРЖАНИЕ

ВВЕДЕНИЕ	4
ХОД РАБОТЫ	5
2.1 Практическое введение	5
2.2 Восстановление таблицы истинности	5
2.3 Постройка СДНФ и СКНФ Ошибка! Закладка не оп	пределена.
2.2 Реализация СДНФ и СКНФ в Logisim Ошибка! Закладка не оп	пределена.
2.3 Реализация результатов верификации созданных схем	7
ЗАКЛЮЧЕНИЕ	11
СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ	11

1.ВВЕДЕНИЕ

Мультиплексор - комбинационная схема, имеющая п адресных входов, 2ⁿ информационных входов, 1 выход. На выход поступает значение с того информационного входа, номер которого задаётся при помощи адресных входов.

Дешифратор - комбинационная схема, имеющая n входов, 2ⁿ выходов. Сигнал логической единицы будет сформирован на выходе, номер которого в двоичном виде задан на входах.

Шифратор - комбинационная схема, имеющая 2ⁿ информационных входов, и выходов. На выходах формируется номер входа, на который была подана логическая единица. Зачастую сопровождается выходом, который отвечает за индикацию того факта, что на входе нет ни единого сигнала логической единицы. В приоритетных шифраторах больший вес имеет старший вход, на котором сигнал логической единицы.

Преобразователь кодов. Узел может быть реализован как совокупность дешифратора и шифратора. Кодирует входной сигнал согласно внутренним связям.[1][2]

2.ХОД РАБОТЫ

2.1 Практическое введение

Реализовать логическую функцию от 5 переменных на Verilog HDL с использованием дешифраторов, мультиплексоров и преобразователя кодов. Произвести верификацию. Заданная логическая функция: 478E9C16.

2.2 Восстановление таблицы истинности

Имея логическую функцию в векторном виде 478E9C16 воссоздадим таблицу истинности(Таблица 2.1)

Таблица 2.1 – таблица истинности функции

X1	X2	X3	X4	X5	F
0	0	0	0	0	0
0	0	0	0	1	1
0	0	0	1	0	0
0	0	0	1	1	0
0	0	1	0	0	0
0	0	1	0	1	1
0	0	1	1	0	1
0	0	1	1	1	1
0	1	0	0	0	1
0	1	0	0	1	0
0	1	0	1	0	0
0	1	0	1	1	0
0	1	1	0	0	1
0	1	1	0	1	1
0	1	1	1	0	1

Продолжение таблицы 2.1

0	1	1	1	1	0
1	0	0	0	0	1
1	0	0	0	1	0
1	0	0	1	0	0
1	0	0	1	1	1
1	0	1	0	0	1
1	0	1	0	1	1
1	0	1	1	0	0
1	0	1	1	1	0
1	1	0	0	0	0
1	1	0	0	1	0
1	1	0	1	0	0
1	1	0	1	1	1
1	1	1	0	0	0
1	1	1	0	1	1
1	1	1	1	0	1
1	1	1	1	1	0

2.3 Реализация параметрического мультиплексора

Реализуем параметрический мультиплексор в модуле. Реализация представлена в Листинге 2.1

```
`timescale 1ns / 1ps
module mux#(width = 2)(
   input [width - 1:0] a,
   input [0: 2**(width) - 1] in,
   input enable,
   output f
   );
   assign f = enable && in[a];
endmodule
```

2.4 Реализация параметрического дешифратора

Реализуем параметрический дешифратор в модуле. Реализация представлена в Листинге 2.2.

Листинг 2.2 – Модуль dc.v

```
`timescale 1ns / 1ps
module dc#(width = 2)(
   input[width - 1: 0] in,
   input enable,
   output [2**(width) - 1: 0] f
);
   assign f = !enable ? 0 : 1 << in;
endmodule</pre>
```

2.5 Реализация параметрического шифратора

Реализуем параметрический шифратор в модуле. Реализация представлена в Листинге 2.3.

Листинг 2.3. – Модуль сд. у

```
`timescale 1ns / 1ps
module cd#(width = 2)(
    input [2**(width) - 1: 0]in,
    output Q,
    output reg [width - 1: 0] f
    );
    integer n;
    always@(in)
    begin
        f = 0;
        for (n = 0; n \le 2**(width) - 1; n = n + 1)
        if (in[n])
        begin
            f = n;
        end
    end
    assign Q = in == 0;
endmodule
```

2.6 Реализация логической функции на мультиплексорах

Реализуем логическую функцию на основе минимального количества мультиплексоров 2-1 и инверторов в модуле. Реализация представлена в Листинге 2.4

Листинг 2.4 - Модуль func 1.v

```
timescale 1ns / 1ps
module func1(
     input [4:0] x,
     output f
     );
wire w1 1,w1 2,w1 3,w1 4,w1 5,w1 6,w1 7,w1 8, w2 1,w2 2,w2 3,w2 4, w3 1,w3 2;
// 1st level
\max \#(1) \max 0(.a(x[1]), .in(\{x[0], 1'b0\}), .enable(1'b1), .f(w1_1));
\max \#(1) \max(.a(x[1]), .in(\{x[0], 1'b1\}), .enable(1'b1), .f(w1_2));
\max \#(1) \max 2(.a(x[1]), .in({\sim x[0], 1'b0}), .enable(1'b1), .f(w1_3));
 \begin{array}{l} \text{mux } \# \text{(1) } \text{mux3} \text{(.a(x[1]), .in(\{1'b1, ~x[0]\}), .enable(1'b1), .f(w1\_4));} \\ \text{mux } \# \text{(1) } \text{mux4} \text{(.a(x[1]), .in(\{~x[0], x[0]\}), .enable(1'b1), .f(w1\_5));} \\ \end{array} 
\max \#(1) \max 5(.a(x[1]), .in(\{1'b1, 1'b0\}), .enable(1'b1), .f(w1_6));
 \begin{array}{l} \text{mux } \# \text{(1)} \ \text{mux6} \text{(.a(x[1]), .in(\{1'b0, \, x[0]\}), .enable(1'b1), .f(w1\_7));} \\ \text{mux } \# \text{(1)} \ \text{mux7} \text{(.a(x[1]), .in(\{x[0], \, \sim x[0]\}), .enable(1'b1), .f(w1\_8));} \\ \end{array} 
// 2nd level
\label{eq:mux # (1) mux8 (.a(x[2]), .in({w1_1,w1_2}), .enable(1'b1), .f(w2_1));}
\max \#(1) \max 9(.a(x[2]), .in(\{w1_3, w1_4\}), .enable(1'b1), .f(w2_2));
\max \#(1) \max 10(.a(x[2]), .in(\{w\overline{1}_5, w\overline{1}_6\}), .enable(1'b1), .f(w\overline{2}_3));
\max \# (1) \max 11(.a(x[2]), .in(\{w17, w18\}), .enable(1'b1), .f(w24));
//3rd level
\max \#(1) \max 12(.a(x[3]), .in(\{w2 1, w2 2\}), .enable(1'b1), .f(w3 1));
\max \# (1) \max 13(.a(x[3]), .in(\{w23,w24\}), .enable(1'b1), .f(w32));
// 4th level
\max \#(1) \max 14(.a(x[4]), .in({w3 1, w3 2}), .enable(1'b1), .f(f));
endmodule
```

2.7 Реализация логической функции на дешифраторах

Реализуем логическую функцию на основе минимального количества дешифраторов 2-4, инверторов и элементов ИЛИ на дешифраторах в модуле. Реализация представлена в Листинге 2.5.

Листинг 2.5 – Модуль func2.v

```
`timescale 1ns / 1ps

module func2(
   input [4:0] x,
   output f
   );
   wire [3:0] w1_1, w2_1, w2_2, w3_1,w3_2, w3_3, w3_4, w3_5, w3_6,
   w3_7,w3_8;
   // 1st level
   dc#(2) dc0(.in({x[4], x[4]}), .enable(1'b1), .f(w1_1));
```

Продолжение Листинга 2.5

2.8 Реализация логической функции на преобразователе кодов

Реализация логической функции на основе преобразователя кодов (дешифратор 5-32, шифратор и набор элементов ИЛИ). Реализация представлена в Листинге 2.6.

Листинг 2.6 – Модуль func3.v

```
timescale 1ns / 1ps
module func3(
    input [4:0] x,
    output f
    );
    wire [31:0] f_dc0;
    wire Q;
    reg [1:0] in_cd;
    dc# (5) dc0(.in(x), .enable(1'b1), .f(f_dc0));
    always @(*)
    begin
        in_cd[1] = f_dc0[1] | f_dc0[5] | f_dc0[6] | f_dc0[7] | f_dc0[8] |
    f_dc0[12] | f_dc0[13] | f_dc0[14] | f_dc0[16] | f_dc0[19] | f_dc0[20] | f_dc0[21]
    | f_dc0[27] | f_dc0[29] | f_dc0[30];
    end
    cd#(1) cd1(.in(in_cd), .Q(Q), .f(f));
endmodule
```

2.9 Верификация

Произведем верификацию модулей, для это создадим модуль testbench.v(Листинг 2.7).

Листинг 2.7 – Модуль testbench.v

```
timescale 1ns / 1ps
module testbench();
    reg [4:0] args;
    reg clk;
    wire f mux, f dc, f cd;
    reg [0:31] reference_reg, error_reg_mux,error_reg_dc, error_reg_cd;
    initial begin
        reference reg = 32'h478E9C16;
        args = 0;
        clk = 0;
        error_reg_mux = 0;
        error_reg_dc = 0;
        error_reg_cd = 0;
    end
    always #10 clk = ~clk;
    always @(posedge clk) begin
        error reg mux[args] <= (f mux ~^ reference reg[args]);</pre>
        error_reg_dc[args] <= (f_dc ~^ reference_reg[args]);</pre>
        error reg cd[args] <= (f cd ~^ reference reg[args]);</pre>
        args \le args + 1;
        if (args == 32'h478E9C16)
            $finish;
    end
    func1 mx_f(
    .x(args),
    .f(f mux)
    );
    func2 dc f(
    .x(args),
    .f(f dc)
    func3 cd f(
    .x(args),
    .f(f cd)
    );
endmodule
```

Результат верификации представлен на Рисунке 2.1




Рисунок 2.1 – Результат верификации.

ЗАКЛЮЧЕНИЕ

В данной работе была реализована логическая функция из 5 переменных с использованием мультиплексоров, дешифраторов и преобразователя кодов при помощи языка описания аппаратуры Verilog средствами САПР Vivado. Произведена верификация полученных модулей.

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

- 1. Методические указания по ПР № 4 URL: https://online-edu.mirea.ru/mod/resource/view.php?id=405132.
- 2. Программа Logisim URL: https://online-edu.mirea.ru/mod/resource/view.php?id=511147
- 3. Мусихин А. Г., Смирнов Н. А. Архитектура вычислительных машин и систем [Электронный ресурс]:учебное пособие. М.: РТУ МИРЭА, 2021. — Режим доступа: https://ibc.mirea.ru/books/share/4180/
- 4. Мусихин А. Г., Смирнов Н. А. Архитектура вычислительных машин и систем [Электронный ресурс]:учебное пособие. М.: РТУ МИРЭА, 2020. — Режим доступа: https://library.mirea.ru/secret/16022021/2532.iso 2. Мусихин А. Г., Смирнов Н. А. Архитектура вычислительных машин и систем [Электронный ресурс]:методические рекомендации к контрольным работам. М.: РТУ МИРЭА, 2020. — Режим доступа: https://ibc.mirea.ru/books/share/3782/