

МИНОБРНАУКИ РОССИИ

Федеральное государственное бюджетное образовательное учреждение высшего образования

«МИРЭА - Российский технологический университет»

РТУ МИРЭА

Институт Информационных Технологий Кафедра Вычислительной Техники (BT)

ОТЧЁТ ПО ПРАКТИЧЕСКОЙ РАБОТЕ № 4

«Основы языка команд Tcl»

по дисциплине

«Схемотехника устройств компьютерных систем»

Выполнил студент группы	Стецюк В.В.
ИВБО-08-22	
Принял ассистент кафедры ВТ	Дуксин Н. А.
Практическая работа выполнена	« » 2024 г.
«Зачтено»	« » 2024 г.

АННОТАЦИЯ

Данная работа включает в себя 9 рисунков, 16 листингов. Количество страниц в работе — 33.

СОДЕРЖАНИЕ

1 ПОСТАНОВКА ЗАДАЧИ	4
2 ПРОЕКТИРОВАНИЕ И РЕАЛИЗАЦИЯ	5
2.1 Исходный код файлов проекта	5
2.2 Файл с описанной программой на языке Тс1 и результаты работы	. 21
ЗАКЛЮЧЕНИЕ	. 30
СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ	31

1 ПОСТАНОВКА ЗАДАЧИ

Сформировать набор файлов для создания проекта: Файлы на языке Verilog, содержащие модули для описания устройства, заданного вариантом, а также модули для верификации RTL-модели, файлы проектных ограничений для размещения проекта на ПЛИС, в набор файлов должны входить: конфигурация для работы устройства на частоте 100 МГц и для работы устройства на частоте 200 МГц. Сформировать файл с описанной программой на языке TCL, в которой: создать новый проект для чипа «xc7a100tcsg324-1». создать в рамках проекта наборы файлов «designs» для каждого отдельно оформленного теста, создать два набора файлов «constrs» проектных ограничений, добавить в проект в набор файлов «source set» с именем «sources 1» файлы, содержащие модули для описания устройства, заданного вариантом, добавить в проект в каждый набор файлов «simulation set» необходимые файлы для тестирования в рамках набора, добавить в проект в каждый набор файлов «constraints set» требуемые файлы проектных ограничений, запуск процесса симуляции последовательно для каждого из набора «simulation set», запустить синтез и имплементацию последовательно для каждого набора «constraints set», для каждого варианта имплементации получить отчёт о временных задержках («Timing Summary Report»), сохранить данные отчёта в соответствующие файлы. Запустить на исполнение разработанный скрипт. Составить отчёт.

2 ПРОЕКТИРОВАНИЕ И РЕАЛИЗАЦИЯ

2.1 Исходный код файлов проекта

Индивидуальный вариант: a - b << c * d. Исходный код проекта был взят из третьей практической работы, где и проведено его описание. Результат представлен на Листингах 2.1 - 2.4.

Листинг 2.1 - Модуль basis

```
`timescale 1ns / 1ps
module basis(
    input clk,
    input btn c,
    input btn rst,
    input [15:0] SW,
    output reg [31:0] shift register,
    output reg [7:0] an mask,
    output reg error
    );
reg [3:0] state;
reg [31:0] a reg, b reg, d reg;
reg [15:0] c_reg;
initial begin
    shift_register = 0;
    state <= 0;
    an mask = 8'b00000000;
    end
always @(posedge clk) begin
    if (btn rst)
        state <= 0;
    else
        case (state)
             4'b0: begin
                     a reg <= 0;
                     b reg <= 0;
                     c reg <= 0;
                     an mask <= 8'b11110000;
                     shift register <= 0;</pre>
                     error <= 0;
                                                      state <= 1;
                 end
             4'd1: begin
                     shift register <= {SW};</pre>
                     if (btn c) begin
                         a reg \leq {SW};
                          state <= 2;
                              end
                 end
             4'd2: begin
                     shift register <= {SW};</pre>
                     if (btn c) begin
```

```
b reg <= {SW};
                         state <= 3;
                             end
                 end
            4'd3: begin
                     shift_register <= {SW};</pre>
                     if (btn c) begin
                         c_reg <= {SW};
                         state <= 4;
                 end
            4'd4: begin
                     shift_register <= {SW};</pre>
                     if (btn c) begin
                         d reg <= {SW};
                         an mask <= 8'b00000000;
                         state <= 5;
                 end
            4'd5: begin
                     shift register <= a reg - b reg << c reg * d reg
                         state <= 6;
                         end
                 end
        endcase
    end
endmodule
```

Листинг 2.2 – Модуль SevenSegLED

```
timescale 1ns / 1ps
`timescale 1ns / 1ps
module SevenSegLED (
    input clk,
    input RST,
    input [31:0] NUMBER,
    input [7:0] AN MASK,
    output [7:0] AN,
    output reg [6:0] SEG
);
reg [7:0] AN REG = 0;
assign AN = AN REG | AN MASK;
reg [2:0] digit counter;
wire [3:0] NUMBER SPLITTER [0:7];
genvar i;
generate
    for (i = 0; i < 8; i = i + 1)
    begin
        assign NUMBER SPLITTER[i] = NUMBER[((i+1)*4-1)-:4];
    end
endgenerate
initial begin
    digit counter = 0;
    end
always @(posedge clk or posedge RST)
```

```
digit counter <= RST ? 0 : digit counter + 4'b1;</pre>
always @(digit counter)
begin
    case (NUMBER SPLITTER[digit counter])
        4'h0: SEG <= 7'b1000000;
        4'h1: SEG <= 7'b1111001;
        4'h2: SEG <= 7'b0100100;
        4'h3: SEG <= 7'b0110000;
        4'h4: SEG <= 7'b0011001;
        4'h5: SEG <= 7'b0010010;
        4'h6: SEG <= 7'b0000010;
        4'h7: SEG <= 7'b1111000;
        4'h8: SEG <= 7'b0000000;
        4'h9: SEG <= 7'b0010000;
        4'ha: SEG <= 7'b0001000;
        4'hb: SEG <= 7'b0000011;
        4'hc: SEG <= 7'b1000110;
        4'hd: SEG <= 7'b0100001;
        4'he: SEG <= 7'b0000110;
        4'hf: SEG <= 7'b0001110;
        default: SEG <= 7'b1111111;
    endcase
    case (digit counter[2:0])
        3'd0: AN REG <= 8'b111111110;
        3'd1: AN REG <= 8'b111111101;
        3'd2: AN REG <= 8'b11111011;
        3'd3: AN REG <= 8'b11110111;
        3'd4: AN REG <= 8'b11101111;
        3'd5: AN REG <= 8'b11011111;
        3'd6: AN REG <= 8'b10111111;
        3'd7: AN REG <= 8'b01111111;
        default: AN REG <= 8'b11111111;</pre>
    endcase
    end
endmodule
```

Листинг 2.3 – Модуль фильтра дребезга контактов - filter

```
`timescale 1ns / 1ps
module filter \#(size = 3) (
    input CLK, CLOCK ENABLE, IN SIGNAL,
    output reg OUT SIGNAL, OUT SIGNAL ENABLE
reg [1:0] IN SIGNAL SYNC;
req [size-1:0] counter;
initial begin
    IN SIGNAL SYNC = 0; counter = 0;
    OUT SIGNAL = 0; OUT SIGNAL ENABLE = 0;
always @(posedge CLK) begin
    IN SIGNAL SYNC <= {IN SIGNAL SYNC[0], IN SIGNAL};</pre>
    counter <= (IN SIGNAL SYNC[1] ~^ OUT SIGNAL) ?</pre>
    {size{1'd0}} : (CLOCK ENABLE ? counter + 1 : counter);
    if (&(counter) & CLOCK ENABLE)
        OUT SIGNAL <= IN SIGNAL SYNC[1];
    OUT SIGNAL ENABLE <= & (counter) & CLOCK ENABLE & IN SIGNAL SYNC[1];
end
endmodule
```

Листинг $2.4 - Модуль делителя частоты - clk_div$

```
`timescale 1ns / 1ps
module clk div \#(DIV = 2) (
 input clk,
output reg clk d);
wire [\$clog2(DIV/2)-1:0] cnt;
counter #(.STEP(1), .MODULE(DIV/2)) cntr(
 .clk(clk),
 .reset(1'd0),
 .dir(1'd1),
 .enable(1'd1),
 .cnt(cnt));
initial clk d = 0;
always@(posedge clk)
if (cnt == 0)
clk d = \sim clk d;
endmodule
```

Листинг 2.5 – Модуль счетчика – counter

```
`timescale 1ns / 1ps
module counter #(MODULE = 4, STEP = 1) (
    input clk,
    input reset,
    input enable,
    input dir,
    output reg [$clog2(MODULE)-1:0] cnt);
initial cnt = 0;
always@(posedge clk)
begin
    if (enable)
    begin
        if (reset)
            cnt = 0;
        else if (dir)
            cnt = (cnt + STEP) % MODULE;
        else
            cnt = (MODULE + (cnt - STEP)) % MODULE;
    end
end
endmodule
```

Далее будут представлены тестовые модули, разработанные в третьей практической работе, где они также были описаны и верифицированы, на Листингах 2.6 - 2.9.

Листинг 2.6 – Тестовый модуль делителя частоты – test_clk_div

```
remaine 2.5 recmosal modyla demand rest_ctk_div
timescale lns / lps
module test_clk_div();
reg clk;
initial clk = 0;
always #5 clk <= ~clk;</pre>
```

```
wire clk div out;
clk div clk div1 (
      .clk(clk),
      .clk div(clk div out)
);
integer clk_div_period = 200_000;
realtime t begin, t end;
initial
begin
    @(posedge clk div out);
    t begin = $realtime;
    @(posedge clk div out);
    t end = $realtime;
    $display("Ожидаемый период сигнала: %Od", clk div period);
    $write("Фактический период сигнала: ");
    $write((t end - t begin));
    if ( (t end - t begin) == clk div period )
        $display("\nТест пройден.");
    else
        $display("\nТест НЕ пройден.");
end
endmodule
```

Листинг 2.7 – Тестовый модуль фильтра дребезга – test_filter

```
`timescale 1ns / 1ps
module test filter();
reg clk;
initial clk = 0;
always #5 clk <= ~clk;
localparam PRESS = 1, RELEASE = 0;
reg IN SIGNAL; initial IN SIGNAL = 0;
wire OUT_SIGNAL_ENABLE;
filter #(5) btn c filter(
      .CLK(clk),
      .CLOCK ENABLE(1),
      .IN SIGNAL (IN SIGNAL),
      .OUT SIGNAL ENABLE (OUT SIGNAL ENABLE)
);
localparam TEST COUNT = 3;
reg [0:TEST COUNT-1] test register;
initial
begin
    test register = {TEST COUNT{1'b0}};
    test_filter_1();
    test_filter_2();
    test_filter_3();
    test show stats();
end
task test filter 1;
```

```
reg test result;
begin
    \phi(x) = \phi(x)  (%) $\div \n[\%0t]: Тест 1. Реакция фильтра дребезга на сигнал высокого
уровня на шине физ. манипулятора.", $time);
    $display("[%0t]: (время удержания сигнала соответствует требуемому)",
$time);
send_signal_to filter(PRESS, 32);
    @(posedge clk) test_result <= (OUT_SIGNAL_ENABLE == 1'b1);</pre>
    send_signal_to_filter(RELEASE, 32);
    test info(1, test result);
end
endtask
task test filter 2;
reg test result;
begin
    $display("\n[%0t]: Тест 2. Реакция фильтра дребезга на сигнал высокого
уровня на шине физ. манипулятора.", $time);
    $display("[%0t]: (время удержания сигнала меньше требуемого)", $time);
    send signal to filter(PRESS, 16);
    @(posedge clk); test result = (OUT SIGNAL ENABLE == 1'b0);
    test info(2, test result);
end
endtask
task test filter 3;
reg test result;
begin
    sdisplay("\n[%0t]: Тест 3. Реакция фильтра дребезга на сигнал низкого уровня
на шине физ. манипулятора.", $time);
    send signal to filter (RELEASE, 32);
    @(posedge clk); test result = (OUT SIGNAL ENABLE == 1'b0);
    test info(3, test result);
end
endtask
task test info;
input integer test number;
input test result;
begin
    test register[test number-1] = test result;
    if (test result)
        $display("[%0t]: Тест %0d пройден.", $time, test number);
    else
        $display("[%0t]: Тест %0d НЕ пройден.", $time, test number);
end
endtask
task test show stats;
integer i, test counter;
begin
    $display("\nРезультаты тестирования:");
    test counter = 0;
    for (i = 0; i < TEST COUNT; i = i + 1)
    begin
        if (test register[i])
            $display("Тест %2d пройден.", i+1);
            $display("Тест %2d НЕ пройден.", i+1);
        test_counter = test_counter + (test_register[i] ? 1 : 0);
    end
```

```
$display("Пройдено тестов: %0d/%0d", test counter, TEST COUNT);
end
endtask
task send_signal_to_filter;
input signal_in;
    input [6:0] ticks;
begin
    @(posedge clk);
    IN SIGNAL <= signal_in;</pre>
    $display("[%0t]: Сигнал %b подан на линию.", $time, signal in);
    repeat(ticks + 2)
        @(posedge clk);
    IN SIGNAL <= 0;
    $display("[%0t]: Сигнал %b убран с линии, подан сигнал 0", $time,
signal in);
end
endtask
task test filter;
   input signal in;
    input [6:0] ticks;
    output reg test result;
begin
end
endtask
task push_c_button;
begin
    //$display("Дребезг на кнопке С");
    $srandom(33985);
      repeat($urandom range(150,0))
      begin
            IN SIGNAL = $random;
            #3;
      end
      IN SIGNAL = 1;
      #200;
      repeat($urandom range(150,0))
      begin
            IN SIGNAL = $random;
            #3;
      end
      IN SIGNAL = 0;
      #200;
end
endtask
endmodule
```

Листинг 2.8 – Тестовый модуль индикатора – test_seven_seg_led

```
timescale 1ns / 1ps
module test sev seg led();
reg clk; initial clk = 0;
always #10 clk <= ~clk;
localparam AN COUNT = 8;
localparam CATH COUNT = 7;
localparam DIGIT SIZE = 4;
localparam DIGIT COUNT = 16;
reg CE, RESET;
reg [AN COUNT*DIGIT SIZE-1:0] NUMBER;
reg [AN COUNT-1:0] AN MASK;
initial
begin
    CE = 1;
    RESET = 0:
    NUMBER = { (AN COUNT*DIGIT SIZE) {1'b0}};
end
wire [AN COUNT-1:0] AN;
wire [CATH COUNT-1:0] CATH;
SevenSegLED uut (
      .clk(clk),
      .RST (RESET),
      .NUMBER (NUMBER),
      .AN MASK (AN MASK),
      .AN(AN),
       .SEG (CATH)
);
initial
begin
    test seven segments(8'b00101100);
    test show stats();
end
function [6:0] get cath mask;
    input [3:0] number;
begin
       case (number)
         4'h0: get cath mask = 7'b1000000;
         4'h1: get cath mask = 7'b1111001;
         4'h2: get cath mask = 7'b0100100;
         4'h3: get cath mask = 7'b0110000;
         4'h4: get_cath mask = 7'b0011001;
         4'h5: get_cath_mask = 7'b0010010;
         4'h6:
                get_cath_mask = 7'b0000010;
         4'h7: get_cath_mask = 7'b1111000;
         4'h8: get_cath_mask = 7'b0000000;
         4'h9: get_cath_mask = 7'b0010000;

4'ha: get_cath_mask = 7'b0010000;

4'hb: get_cath_mask = 7'b0000011;

4'hc: get_cath_mask = 7'b1000110;

4'hd: get_cath_mask = 7'b0100001;
         4'he: get_cath_mask = 7'b0000110;
                get_cath_mask = 7'b0001110;
         4'hf:
                 get_cath_mask = 7'b1111111;
      default:
```

```
endcase
end
endfunction
function [7:0] get an mask;
    input [2:0] an number;
begin
      case (an number)
                  3'd0: get_an_mask = 8'b111111110;
                  3'd1: get_an_mask = 8'b111111101;
                  3'd2: get_an_mask = 8'b11111011;
                  3'd3: get_an_mask = 8'b11110111;
                  3'd4: get_an_mask = 8'b11101111;
                  3'd5: get_an_mask = 8'b11011111;
                  3'd6: get an mask = 8'b10111111;
                  3'd7: get an mask = 8'b01111111;
             default: get an mask = 8'b11111111;
      endcase
end
endfunction
reg [AN COUNT-1:0] test an register;
reg [DIGIT COUNT-1:0] test digit register;
reg test an mask register;
task test seven segments;
    input [AN COUNT-1:0] mask value;
reg [3:0] i;
reg [3:0] number;
begin
    sdisplay("\n[s0t]: Тест отображения цифр на индикаторах, принципа работы
динамической индикации и анодной маски.", $time);
    test an register = {AN COUNT{1'b1}};
    test digit register = {DIGIT COUNT{1'b1}};
    test an mask register = 1'b1;
    AN MASK = mask value;
    $display("Битовая маска (AN MASK): %b", AN MASK);
    wait(uut.digit counter == AN COUNT-1);
    @(posedge clk);
    number = 0;
    repeat(DIGIT COUNT)
    begin
        // Подача числа на входную шину
        for (i = 0; i < AN COUNT; i = i + 1)
            NUMBER[ ((i+1)*4)-1-: 4 ] <= number;
        @(posedge clk);
        $display("\n[%0t]: Тест для цифры: %h", $time, number);
        for (i = 0; i < AN COUNT; i = i + 1)
        begin
            $display("Текущий анод: %d", i);
            test digit register[number] <= CATH == get cath mask(number);</pre>
            $display("Ожидаемые сигналы на линии катодов (CATH): %b",
get cath mask(number));
            $display("Фактические сигналы на линии катодов (САТН): %b", САТН);
            test_an_register[number] <= uut.AN_REG == get_an_mask(i);</pre>
```

```
$display("Ожидаемые сигналы на линии анодов (ДО применения анодной
маски): %b", get an mask(i));
            $display("Фактические сигналы на линии анодов (ДО применения анодной
маски): %b", uut.AN REG);
function [7:0] get an mask;
            test an mask register <= AN == (get an mask(i) | AN MASK);
            $display("Ожидаемые сигналы на линии анодов (ПОСЛЕ применения
анодной маски): %b", get an mask(i) | AN MASK);
            $display("Фактические сигналы на линии анодов (ПОСЛЕ применения
анодной маски): %b", AN);
            if (i != AN COUNT-1)
                @(posedge clk);
        end
        number = number + 1;
    end
end
endtask
task test show stats;
localparam TEST COUNT = 3;
integer test counter, i;
begin
   test counter = 0;
    $display("\n[%0t]: Результаты тестирования:", $time);
    // Отображение цифры
    if (&(test digit register))
   begin
        $display("1. Тест на отображение пройден успешно для всех возможных
вариантов цифр.");
        test counter = test counter + 1;
    end
    else begin
        $display("1. Тест на отображение цифр НЕ пройден");
        for (i = 0; i < DIGIT COUNT; i = i + 1)
            if (!test digit register[i])
                $display("Ошибка отображения цифры %d", i);
    // Динамическая индикация
    if (&(test an register))
   begin
        test counter = test counter + 1;
        $display("2. Тест работы динамической индикации пройден успешно.");
    end
    else begin
        $display("2. Тест работы динамической индикации НЕ пройден.", i);
        for (i = 0; i < AN COUNT; i = i + 1)
            if (!test an register[i])
                $display("Ошибка на индикаторе %0d.", i);
    // Анодная маска
    if (test an_mask_register)
    begin
        $display("3. Тест анодной маски пройден успешно.");
        test counter = test counter + 1;
    end
    else
        $display("3. Тест анодной маски НЕ пройден.");
    $display("Пройдено тестов: %0d/%0d.", test counter, TEST COUNT);
end
endtask
endmodule
```

Листинг 2.9 – Тестовый модуль конечного автомата – test_basis

```
timescale 1ns / 1ps
module test basis();
reg clk;
initial clk = 0;
always #5 clk <= ~clk;
reg btn_c, btn_rst;
reg [31:0] SW;
wire [31:0] shift register;
wire [7:0] an mask;
wire error;
initial begin
   btn c = 0;
    btn_rst = 0;
    end
basis uut(
    .clk(clk),
    .btn_c(btn c),
    .btn rst(btn rst),
    .SW(SW),
    .shift register(shift register),
    .an mask(an mask),
    .error(error)
);
localparam TEST COUNT = 3;
reg [0:TEST COUNT-1] test register;
initial
begin
    test register = {TEST COUNT{1'b0}};test op 1();
    send rst();
    test_op_2();send rst();
    test op 3();
    test show stats();
end
task test op 1;
reg test result;
begin
    sdisplay("\n[%0t]: Tect 1. a = 1001, b = 0001, c = 0003, d = 0001.", stime);
    send signal to op(16'h1001);
    send signal to op(16'h0001);
    send signal to op(16'h0003);
    send signal to op(16'h0001);
    repeat (5)
        @(posedge clk);
    test result = ((shift register == 32'h000037cd) && (error == 1'b0));
    test info(1, test result);end
endtask
task test op 2;
reg test result;
sdisplay("\n[s0t]: Tect 2. a = 5400, b = 4400, c = 0002, d = 0001.", stime);
```

```
send_signal to op(16'h5400);
    send signal to op(16'h4400);
    send signal to op(16'h0002);
    send signal to op(16'h0001);
    repeat(5)
        @(posedge clk);
    test result = (shift register == 16'hffff && error == 1'b1);
    test info(2, test result);
end
endtask
task test op 3;
reg test result;
begin
    display("\n[%0t]: Tect 3. a = 3219, b = 1119, c = 0001, d = 0002.", <math>d = 0002."
    send_signal_to_op(16'h3219);
    send signal to op(16'h1119);
    send signal to op(16'h0001);
    send signal to op(16'h0002);
    repeat (5)
        @(posedge clk);
    test result = (shift register == 32'h00000008 && error == 1'b0);
    test info(3, test result);
end
endtask
task test info;
input integer test number;
input test result;
begin
    test register[test number-1] = test result;
    if (test result)
        $display("[%0t]: Тест %0d пройден.", $time, test number);
    else
        $display("[%0t]: Тест %0d НЕ пройден.", $time, test number);
end
endtask
task test show stats; integer i, test counter;
begin
    $display("\nРезультаты тестирования:");
    test counter = 0;
    for (i = 0; i < TEST COUNT; i = i + 1)
    begin
        if (test register[i])
            $display("Тест %2d пройден.", i+1);
        else
            $display("Тест %2d НЕ пройден.", i+1);
        test counter = test counter + (test register[i] ? 1 : 0);
    $display("Пройдено тестов: %0d/%0d", test counter, TEST COUNT);
end
endtask
```

```
task send rst;
begin
    @(posedge clk);
    @(posedge clk) btn rst <= 1;
    @(posedge clk) btn rst <= 0;
end
endtask
task send_signal_to_op;
input [15:0] in signal;
begin
    @(posedge clk);
    SW <= in signal;
    $display("[%0t]: Сигнал %h подан на линию.", $time, in signal);@(posedge
clk) btn c <= 1;
    @(posedge clk) btn c <= 0;
end
endtask
endmodule
```

Далее представлен модуль верхнего уровня на Листинге 2.10

Листинг 2.10 – Модуль верхнего уровня – иррег

```
`timescale 1ns / 1ps
module upper (
   input clk,
    input btn_c,
    input btn_rst,
    input [15:0] SW,
    output [7:0] AN,
    output [6:0] SEG
);
wire [31:0] shift register;
wire [7:0] an mask;
wire error;
reg CLOCK ENABLE = 0;
always @(posedge clk)
    CLOCK ENABLE <= ~CLOCK ENABLE;
wire btn c out, btn c out enable;
filter #(.size(7)) btn c filter (
    .CLK(clk),
    .CLOCK ENABLE (CLOCK ENABLE),
    .IN SIGNAL (btn c),
    .OUT SIGNAL (btn c out),
    .OUT SIGNAL ENABLE (btn c out enable)
);
wire btn rst out, btn rst out enable;
filter #(.size(7)) btn RST filter (
    .CLK(clk),
    .CLOCK ENABLE (CLOCK ENABLE),
    .IN SIGNAL(btn rst),
    .OUT SIGNAL(btn_rst_out),
    .OUT SIGNAL ENABLE (btn rst out enable)
```

```
);
basis basis1(
    .clk(clk),
    .btn c(btn c out enable),
    .btn_rst(btn_rst_out_enable),
    .SW(SW),
    .shift register(shift register),
    .an mask(an mask),
    .error(error)
);
clk \ div \ #(.DIV(20)) \ clk \ div1 \ (
    .clk(clk),
    .clk d(clk div out)
);
clk \ div \ #(.DIV(10)) \ clk \ div2 (
    .clk(clk),
    .clk d(clk div out 10)
);
SevenSegLED seg (
    .clk(clk div out),
    .RST(btn rst out enable),
    .NUMBER(shift register),
    .AN MASK(an mask),
    .AN (AN),
    .SEG (SEG)
endmodule
```

На Листинге 2.11 представлен модуль для взаимодействия с vio, также разработанный в предыдущей работе

Листинг 2.11 – Модуль для взаимодействия с vio – main

```
`timescale 1ns / 1ps
module main(
    input clk,
    output [7:0] AN,
    output [6:0] SEG
);
wire btn c, btn rst;
wire [15:0] SW;
upper uut (
    .clk(clk),
    .btn c(btn c),
    .btn rst(btn rst),
    .SW(SW),
    .AN(AN),
    .SEG (SEG)
);
vio 0 vio(
    .clk(clk),
    .probe in0(AN),
    .probe in1(SEG),
    .probe_out0(btn_c),
    .probe out1(btn res),
    .probe out2(SW)
);
endmodule
```

Далее представлены файлы проектных ограничений, два из которых предназначены для работы без vio и два для работы с vio. Также учтено, что в работу должны входить две конфигурации для работы устройства на частоте 100 и 200 МГц. Файлы проектных ограничений представлены на Листингах 2.12 – 2.15.

Листинг 2.12 – Конфигурация файла проектных ограничений с частотой 100 и работы с vio

```
create clock -add -name sys clk pin -period 10.00 -waveform {0 5} [get_ports
{clk}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN E3} [get ports {clk}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN J17} [get ports {AN[0]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN J18} [get ports {AN[1]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN T9} [get ports {AN[2]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN J14} [get ports {AN[3]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN P14} [get_ports {AN[4]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN T14} [get ports {AN[5]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE_PIN K2} [get_ports {AN[6]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN U13} [get ports {AN[7]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN T10} [get ports {SEG[0]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN R10} [get ports {SEG[1]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN K16} [get ports {SEG[2]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN K13} [get ports {SEG[3]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN P15} [get ports {SEG[4]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN T11} [get ports {SEG[5]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN L18} [get ports {SEG[6]}]
```

Листинг 2.13 – Конфигурация файла проектных ограничений с частотой 200 и работы с vio

```
create clock -add -name sys clk pin -period 5.00 -waveform {0 4} [get ports
{clk}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN E3} [get ports {clk}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN J17} [get ports {AN[0]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN J18} [get ports {AN[1]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN T9} [get ports {AN[2]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN J14} [get ports {AN[3]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN P14} [get ports {AN[4]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN T14} [get ports {AN[5]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN K2} [get ports {AN[6]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN U13} [get ports {AN[7]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN T10} [get ports {SEG[0]}]
set_property -dict {IOSTANDARD LVCMOS33 PACKAGE_PIN R10} [get_ports {SEG[1]}]
set_property -dict {IOSTANDARD LVCMOS33 PACKAGE_PIN K16} [get_ports {SEG[2]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN K13} [get ports {SEG[3]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN P15} [get ports {SEG[4]}]
set_property -dict {IOSTANDARD LVCMOS33 PACKAGE_PIN T11} [get_ports {SEG[5]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN L18} [get ports {SEG[6]}]
```

Листинг 2.14-Конфигурация файла проектных ограничений с частотой 100 и работы без vio

```
create clock -add -name sys clk pin -period 10.00 -waveform {0 5} [get ports
{clk}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN E3} [get ports {clk}]
set property -dict {PACKAGE PIN J15 IOSTANDARD LVCMOS33} [get ports {SW[0]}]
set_property -dict {PACKAGE_PIN L16 IOSTANDARD LVCMOS33} [get_ports {SW[1]}]
set_property -dict {PACKAGE_PIN M13 IOSTANDARD LVCMOS33} [get_ports {SW[2]}]
set_property -dict {PACKAGE_PIN R15 IOSTANDARD LVCMOS33} [get_ports {SW[3]}]
set property -dict {PACKAGE PIN R17 IOSTANDARD LVCMOS33} [get ports {SW[4]}]
set_property -dict {PACKAGE_PIN T18 IOSTANDARD LVCMOS33} [get_ports {SW[5]}]
set_property -dict {PACKAGE_PIN U18 IOSTANDARD LVCMOS33} [get_ports {SW[6]}]
set_property -dict {PACKAGE_PIN R13 IOSTANDARD LVCMOS33} [get_ports {SW[7]}]
set_property -dict {PACKAGE_PIN T8 IOSTANDARD LVCMOS33} [get_ports {SW[8]}]
set_property -dict {PACKAGE_PIN U8 IOSTANDARD LVCMOS33} [get_ports {SW[9]}]
set_property -dict {PACKAGE_PIN R16 IOSTANDARD LVCMOS33} [get_ports {SW[10]}]
set_property -dict {PACKAGE_PIN T13 IOSTANDARD LVCMOS33} [get_ports {SW[11]}]
set_property -dict {PACKAGE_PIN H6 IOSTANDARD LVCMOS33} [get_ports {SW[12]}]
set_property -dict {PACKAGE_PIN U12 IOSTANDARD LVCMOS33} [get_ports {SW[13]}]
set property -dict {PACKAGE PIN U11 IOSTANDARD LVCMOS33} [get ports {SW[14]}]
set property -dict {PACKAGE PIN V10 IOSTANDARD LVCMOS33} [get ports {SW[15]}]
set property -dict {PACKAGE PIN N17 IOSTANDARD LVCMOS33} [get ports {btn c}]
set property -dict {PACKAGE PIN M17 IOSTANDARD LVCMOS33} [get ports {btn rst}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN J17} [get ports {AN[0]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN J18} [get ports {AN[1]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN T9} [get ports {AN[2]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN J14} [get ports {AN[3]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN P14} [get ports {AN[4]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN T14} [get ports {AN[5]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN K2} [get ports {AN[6]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN U13} [get ports {AN[7]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN T10} [get ports {SEG[0]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN R10} [get ports {SEG[1]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN K16} [get ports {SEG[2]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN K13} [get ports {SEG[3]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN P15} [get ports {SEG[4]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN T11} [get ports {SEG[5]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN L18} [get ports {SEG[6]}]
```

Листинг2.15-Конфигурация файла проектных ограничений с частотой 200 и работы без vio

```
create clock -add -name sys clk pin -period 5.00 -waveform {0 4} [get ports
{clk}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN E3} [get ports {clk}]
set_property -dict {PACKAGE_PIN J15 IOSTANDARD LVCMOS33} [get_ports {SW[0]}]
set_property -dict {PACKAGE_PIN L16 IOSTANDARD LVCMOS33} [get_ports {SW[1]}]
set_property -dict {PACKAGE_PIN M13 IOSTANDARD LVCMOS33} [get_ports {SW[2]}]
set_property -dict {PACKAGE_PIN R15 IOSTANDARD LVCMOS33} [get_ports {SW[3]}]
set_property -dict {PACKAGE_PIN R17 IOSTANDARD LVCMOS33} [get_ports {SW[4]}]
set_property -dict {PACKAGE_PIN T18 IOSTANDARD LVCMOS33} [get_ports {SW[5]}]
set_property -dict {PACKAGE_PIN U18 IOSTANDARD LVCMOS33} [get_ports {SW[6]}]
set_property -dict {PACKAGE_PIN R13 IOSTANDARD LVCMOS33} [get ports {SW[7]}]
set_property -dict {PACKAGE_PIN T8 IOSTANDARD LVCMOS33} [get_ports {SW[8]}]
set_property -dict {PACKAGE_PIN U8 IOSTANDARD LVCMOS33} [get_ports {SW[9]}]
set_property -dict {PACKAGE_PIN R16 IOSTANDARD LVCMOS33} [get_ports {SW[10]}]
set property -dict {PACKAGE PIN T13 IOSTANDARD LVCMOS33} [get ports {SW[11]}]
set property -dict {PACKAGE PIN H6 IOSTANDARD LVCMOS33} [get ports {SW[12]}]
```

```
set property -dict {PACKAGE PIN U12 IOSTANDARD LVCMOS33} [get ports {SW[13]}]
set_property -dict {PACKAGE_PIN U11 IOSTANDARD LVCMOS33} [get ports {SW[14]}]
set property -dict {PACKAGE PIN V10 IOSTANDARD LVCMOS33} [get ports {SW[15]}]
set_property -dict {PACKAGE_PIN N17 IOSTANDARD LVCMOS33} [get ports {btn c}]
set property -dict {PACKAGE PIN M17 IOSTANDARD LVCMOS33} [get ports {btn rst}]
set_property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN J17} [get ports {AN[0]}]
set_property -dict {IOSTANDARD LVCMOS33 PACKAGE_PIN J18} [get_ports {AN[1]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN T9} [get ports {AN[2]}]
set_property -dict {IOSTANDARD LVCMOS33 PACKAGE_PIN J14} [get_ports {AN[3]}]
set_property -dict {IOSTANDARD LVCMOS33 PACKAGE_PIN P14} [get_ports {AN[4]}]
set_property -dict {IOSTANDARD LVCMOS33 PACKAGE_PIN T14} [get_ports {AN[5]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN K2} [get ports {AN[6]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN U13} [get ports {AN[7]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN T10} [get ports {SEG[0]}]
set_property -dict {IOSTANDARD LVCMOS33 PACKAGE_PIN R10} [get_ports {SEG[1]}]
set_property -dict {IOSTANDARD LVCMOS33 PACKAGE_PIN K16} [get_ports {SEG[2]}]
set_property -dict {IOSTANDARD LVCMOS33 PACKAGE_PIN K13} [get_ports {SEG[3]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN P15} [get ports {SEG[4]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN T11} [get ports {SEG[5]}]
set property -dict {IOSTANDARD LVCMOS33 PACKAGE PIN L18} [get ports {SEG[6]}]
```

2.2 Файл с описанной программой на языке Tcl и результаты работы

Если проект с именем Prac_4 открыт, то он закрывается. Далее создается новый проект с этим же именем, в который копируются все исходные модули, включая тестовые файлы и файлы проектных ограничений. Создание и настройка сета симуляции для каждого тестового модуля, которая включает создание сетов симуляций, добавление модулей дизайна и тестовых модулей в наборы. Удаление сета симуляции по умолчанию. Создание сетов для файлов проектных ограничений. Удаление сета проектных ограничений по умолчанию и добавление файлов проектных ограничений в проект. Создание IP-ядра VIO. Симуляция на разных наборах тестов и имплементация на разных наборах файлов проектных ограничений. Код программы на языке Tcl представлен на Листинге 2.16.

Листинг 2.16 – Код программы на языке Tcl

```
set project_name Prac_4
set project_found [llength [get_projects $project_name] ]
if {$project_found > 0} close_project
set origin_dir [file dirname [info script]]
cd $origin dir
```

```
set path $origin dir/$project name/$project name
# Создание проекта
create project $project name $project name -force -part xc7a100tcsg324-1
# Добавление файлов дизайна
file mkdir $path.srcs/designs
set design file list [list seven seg light.v basis.v clk div.v upper.v filter.v
main.v counter.v ]
foreach s $design file list {
     file copy $origin dir/${s} ${path}.srcs/designs/${s}
     add files -fileset sources 1 -norecurse ${path}.srcs/designs/${s}
# Добавление файлов тестового окружения
file mkdir $path.srcs/testbenches
set test name list [ list test light test basis test clk div test filter ]
# Формирование ассоциативного массива формата (тестовый модуль - список файлов
дизайнов для тестирования)
set test set designs(test light) [ list seven seg light.v ]
set test set designs(test basis) [ list basis.v ]
set test set designs(test clk div) [ list clk div.v counter.v ]
set test set designs(test filter) [ list filter.v ]
# Создание и настройка сета симуляции для каждого тестового модуля
foreach s $test name list {
    # Создание сета симуляции
    set set name ${s} set
    file mkdir ${path}.srcs/testbenches/${set name}
    create fileset -simset $set name
    set property SOURCE SET {} [ get filesets $set name ]
    # Добавления модулей дизайна в сет
    set designs $test set designs(${s})
    foreach design $designs {
        add files -fileset $set name -norecurse ${path}.srcs/designs/$design
    # Добавление тестового модуля в сет
    file copy $origin dir/${s}.v ${path}.srcs/testbenches/${set name}/${s}.v
    add files -fileset $set name ${path}.srcs/testbenches/${set name}/${s}.v
    set property TOP ${s} [get filesets ${set name}]
# Удаление сета симуляции по умолчанию
current fileset -simset [ get filesets test light set ]
delete fileset [ get filesets sim 1 ]
file delete -force $path.srcs/sim 1
# Создание сетов для файлов проектных ограничений
create fileset -constrset fsm with vio 100 set
create fileset -constrset fsm_with_vio_200_set
create fileset -constrset fsm 100 set
create fileset -constrset fsm 200 set
# Ассоциативный массив с указанием модуля верхнего уровня
# для каждого сета проектных ограничений
array set constrset upper module {
    fsm_with_vio_100_set main
    fsm_with_vio_200_set main
```

```
fsm 100 set upper
    fsm 200 set upper
# Удаление сета проектных ограничений по умолчанию
set property constrset fsm with vio 100 set [get runs synth 1]
set_property constrset fsm_with_vio_100_set [get_runs impl_1]
delete_fileset [ get_filesets constrs_1 ]
file delete -force $path.srcs/constrs 1
# Добавление файлов проектных ограничений в проект
file mkdir $path.srcs/constrs/fsm with vio
file mkdir $path.srcs/constrs/fsm
file copy $origin dir/c fsm 100.xdc $path.srcs/constrs/fsm/c fsm 100.xdc
file copy $origin_dir/c_fsm_200.xdc $path.srcs/constrs/fsm/c_fsm_200.xdc
file copy $origin dir/c vio 100.xdc
$path.srcs/constrs/fsm with vio/c vio 100.xdc
file copy $origin dir/c vio 200.xdc
$path.srcs/constrs/fsm with vio/c vio 200.xdc
add_files -fileset fsm_100_set -norecurse $path.srcs/constrs/fsm/c_fsm 100.xdc
add files -fileset fsm 200 set -norecurse $path.srcs/constrs/fsm/c fsm 200.xdc
add files -fileset fsm with vio 100 set -norecurse
$path.srcs/constrs/fsm with vio/c vio 100.xdc
add files -fileset fsm_with_vio_200_set -norecurse
$path.srcs/constrs/fsm with vio/c vio 200.xdc
# Создание IP-ядра VIO
create ip -name vio -vendor xilinx.com -library ip -version 3.0 -module name
vio 0
set property -dict [list \
 CONFIG.C NUM PROBE IN {2} \
 CONFIG.C NUM PROBE OUT {3} \
 CONFIG.C PROBE INO WIDTH {8} \
 CONFIG.C PROBE IN1 WIDTH {7} \
 CONFIG.C PROBE OUT2 WIDTH {16} \
] [get ips vio 0]
generate target {instantiation template} [get files
"$path.srcs/sources 1/ip/vio 0/vio 0.xci"]
update compile order -fileset sources 1
generate target all [get files "$path.srcs/sources 1/ip/vio 0/vio 0.xci"]
catch { config ip cache -export [get ips -all vio 0] }
export_ip_user_files -of_objects [get files
"$path.srcs/sources 1/ip/vio 0/vio 0.xci"] -no script -sync -force -quiet
create ip run [get files -of objects [get fileset sources 1]
"$path.srcs/sources 1/ip/vio 0/vio 0.xci"]
launch runs vio 0 synth 1 -jobs 16
wait on runs vio 0 synth 1
export simulation -of objects [get files
"$path.srcs/sources 1/ip/vio 0/vio 0.xci"] -directory
"$path.ip_user_files/sim_scripts" -ip_user_files_dir "$path.ip_user_files" -
ipstatic source dir "$path.ip user files/ipstatic" -lib map path [list
{modelsim="$path.cache/compile simlib/modelsim"}
{questa="$path.cache/compile simlib/questa"}
{riviera="$path.cache/compile simlib/riviera"}
{activehdl="$path.cache/compile simlib/activehdl"}] -use ip compiled libs -force
-quiet
# Симуляция на разных наборах (simulation sets)
foreach t_set [ get_filesets test* ] {
    current_fileset -simset $t_set
```

```
file mkdir $origin dir/$project name/sim output/${t set}
# Команда сбрасывает время симуляции
  set property -name xsim.simulate.runtime -value 0 -objects [get filesets
${t set}]
  launch simulation
# Запуск симуляции на 210000ns и перенаправление вывода из TCL-консоли в файл
  restart
  run 210000ns > "$origin dir/$project name/sim output/${t set}/sim output.txt"
  close sim
# Имплементация на разных наборах (constraints set)
foreach c set [ get filesets fsm* ] {
   set_property constrset $c_set [get_runs synth_1]
   set_property constrset $c_set [get_runs impl_1]
   set property TOP $constrset upper module($c set) [get fileset sources 1]
   reset run synth 1
   launch runs synth 1 -jobs 16
   wait on run synth 1
   reset run impl 1
   launch runs impl 1 -jobs 16
   wait on run impl 1
   open run impl 1
   report timing summary -file
"$origin dir/$project name/timing summary ${c set}"
```

Результатом работы данного кода стало создание проекта, также программой были проведены тесты, результаты которых были записаны в директории sim_output (Рисунок 2.1). Программа провела все тесты и записала итоговый результат в соответствующие файлы (Рисунок 2.2 – 2.5). Были проведены синтез и имплементация на каждом наборе файлов проектных ограничений. Результаты были записаны во временную сводку (Рисунок 2.6 – 2.9).




Рисунок 2.1 – Директория sim_output




Рисунок 2.2 – Файл результата симуляции делителя частоты




Рисунок 2.3 – Файл результата симуляции фильтра дребезга




Рисунок 2.4 – Файл результата симуляции конечного автомата




Рисунок 2.5 – Файл результата симуляции модуля управления индикаторами

WNS(ns) WPWS(ns)	TPWS(ns) TPWS	Failing Endpoints	TNS Total Endpoir	ts	s) THS(ns)	THS Failing Endpoints	THS Total Endpoints
7.927 4.500	0.000	0			21 0.000	0	10
All user spe	ecified timing co	nstraints are met.					
Clock Summ							
	iar y						

Рисунок 2.6 – Значения задержек по Setup и Hold для набора проектных ограничений без vio с частотой 100 МГц

Design Tim 	ing Summary						
WNS(ns) WPWS(ns)			TNS Total Endpoints TPWS Total Endpoints	WHS(ns)	THS(ns)	THS Failing Endpoints	THS Total Endpoints
2.951 0.500	0.000 0.000	0	10 11	0.221	0.000	0	10
All user spe	cified timing constr	raints are met.					
Clock Summ	 ary 						
Clock	Waveform(ns)	Period(ns)	Frequency(MHz)				
sys_clk_pin	{0.000 4.000}	5.000	200.000				

Рисунок 2.7 – Значения задержек по Setup и Hold для набора проектных ограничений без vio с частотой 200 МГц

Design Timing 									
WNS(ns) TPWS(ns) TPWS	TNS(ns) TNS Failing Failing Endpoints TPW		l Endpoints	WHS(ns)	THS(ns) THS Failing	Endpoints THS	Total Endpoints	WPWS(ns)
5.180 0.000	0.000 0	0 1183	2156	0.037	0.00	3		2140	3.750
All user specif	ied timing constraints	are met.							
Clock Summary									
Clock						aveform(ns)	Period(ns)	Frequency(MHz)	
	CANID.u_xsdbm_id/SWITC	H_N_EXT_BSCAN.bscan_	inst/SERIES7_E	BSCAN.bscan_ins	t/TCK {	0.000 16.500} 0.000 5.000}	33.000 10.000	30.303 100.000	

Рисунок 2.8 – Значения задержек по Setup и Hold для набора проектных ограничений с vio с частотой 100 МГц

Design	Timing Su	mmary 									
WNS(ns)		NS(ns) TNS Fai ling Endpoints			Endpoints	WHS(ns)	THS(ns)	THS Failing	Endpoints THS Tot	al Endpoints	WPWS(ns
0.54 2140		0.000 -6.000		24	2156	0.094 1183	0.000				
		are not met.									
Clock Si	ummary 										
Clock								veform(ns)	Period(ns)	Frequency(MH	
	nst/BSCAN in	ID.u_xsdbm_id/S	WITCH_N_EXT_BSC	CAN.bscan_ir	nst/SERIES7_	BSCAN.bscan_ins	st/TCK {0	.000 16.500}	33.000 5.000	30.303	

Рисунок 2.9 – Значения задержек по Setup и Hold для набора проектных ограничений с vio с частотой 200 МГц

Программа успешно завершила свою работу, результаты временных задержек были выведены в соответствующие файлы.

ЗАКЛЮЧЕНИЕ

Таким образом, в данной практической работе был создан файл Тсl, в котором присутствует реализация создания нового проекта с исходными модулями, тестовыми модулями и файлом проектных ограничений, запуск симуляции, синтеза и имплементации на наборах тестов и файлов проектных ограничений. Синтез и имплементация была проведена без и с использованием IP-ядра VIO, с вариациями частот, равными 100 и 200 МГц. Полученный результаты были сохранены в соответствующие файлы.

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

- 1. Методические указания по ПР № 4 URL: https://online-edu.mirea.ru/mod/resource/view.php?id=405132.
- 2. Смирнов С.С. Информатика [Электронный ресурс]: Методические указания по выполнению практических и лабораторных работ / С.С. Смирнов М., МИРЭА Российский технологический университет, 2018. 1 электрон. опт. диск (CD-ROM).
- 3. Тарасов И.Е. ПЛИС Xilinx. Языки описания аппаратуры VHDL и Verilog, САПР, приемы проектирования. М.: Горячая линия Телеком, 2021. 538 с.: ил.
- 4. Антик М.И. Дискретная математика [Электронный ресурс]: Учебное пособие / Антик М.И., Казанцева Л.В. М.: МИРЭА Российский технологический университет, 2018 1 электрон. опт. диск (CD-ROM).
- 5. Практическая работа № 3 URL: https://online-edu.mirea.ru/pluginfile.php?file=%2F1225652%2Fassignsubmission_file%2Fsubmission_files%2F3439663%2FПрактика-3.pdf&forcedownload=1