

Федеральное государственное бюджетное образовательное учреждение высшего образования

«МИРЭА - Российский технологический университет»

РТУ МИРЭА

Институт Информационных Технологий Кафедра Вычислительной Техники (BT)

ОТЧЁТ ПО ПРАКТИЧЕСКОЙ РАБОТЕ № 5

«Организация буферов FIFO»

по дисциплине

«Схемотехника устройств компьютерных систем»

Выполнил студент группы	Туктаров Т.А.
ИВБО-11-23	
Принял преподаватель кафедры ВТ	Дуксин Н.А.
Практическая работа выполнена	«»2025 г.
«Зачтено»	«»2025 г.

АННОТАЦИЯ

Данная работа включает в себя 4 рисунков, 4 листинга и 1 таблицу. Количество страниц в работе — 17.

СОДЕРЖАНИЕ

ВВЕДЕНИЕ	4
1 ПРОЕТИРОВАНИЕ И ТЕСТИРОВАНИЕ БУФЕРА FIFO, РАБ	ОТАЮЩЕГО
ПО ОДНОМУ ТАКТОВОМУ СИГНАЛУ	5
1.1 Создание модуля	5
1.2 Создание тестов и верификация модуля	7
2 ПРОЕТИРОВАНИЕ И ТЕСТИРОВАНИЕ БУФЕРА FIFO, РАБ	ОТАЮЩЕГО
ПО ДВУМ ТАКТОВЫМ СИГНАЛАМ	10
2.1 Создание модуля	10
2.2 Создание тестов и верификация модуля	13
ЗАКЛЮЧЕНИЕ	16
СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ	17

ВВЕДЕНИЕ

В практической работе рассматриваются вопросы построения и применения буферов типа FIFO при организации многокомпонентных систем. Целью работы является построение с использованием языка Verilog буферов FIFO, работающих по одному и по двум синхросигналам, а также тестирование полученной схемы

1 ПРОЕТИРОВАНИЕ И ТЕСТИРОВАНИЕ БУФЕРА FIFO, РАБОТАЮЩЕГО ПО ОДНОМУ ТАКТОВОМУ СИГНАЛУ

1.1 Создание модуля

Для начала создадим модуль FIFO с одним синхросигналом.

Код модуля представлен в Листинге 1.1.

Листинг 1.1 — Код модуля на языке Verilog для буфера FIFO

```
module fifo one clock#(
    MEM SIZE = \overline{6},
    DATA SIZE = 4,
    localparam ADDR SIZE = $clog2 (MEM SIZE)
    input [DATA SIZE - 1 : 0] data in,
    input clk, read mode, write mode, enable, reset,
    output reg [DATA SIZE - 1 : 0] data out,
    output reg full, empty, valid
);
reg [DATA SIZE - 1 : 0] mem [0 : MEM SIZE - 1];
reg next full, next empty;
reg [ADDR SIZE - 1 : 0] write pointer, read pointer;
reg [ADDR SIZE - 1 : 0] next write pointer, next read pointer;
reg [ADDR SIZE - 1 : 0] i;
initial
begin
    write_pointer = {ADDR SIZE{1'b0}};
   read pointer = {ADDR_SIZE{1'b0}};
    next write pointer = {ADDR SIZE{1'b0}};
    next read pointer = {ADDR SIZE{1'b0}};
    full = 1'b0;
    next full = 1'b0;
    empty = 1'b1;
    next empty = 1'b1;
    valid = 1'b0;
    data out = {DATA SIZE{1'b0}};
    for (i = 0; i < MEM SIZE; i = i + 1)
        mem[i] = {DATA \overline{SIZE}\{1'b0\}};
end
```

Продолжение листинга 1.1

```
// Операция записи
always @(posedge clk)
    if ( enable && write mode && !full )
        mem[write pointer] <= data in;</pre>
// Операция чтения в буфер
always @(posedge clk)
begin
    if ( enable && read_mode && !empty )
        begin
             data out <= mem[read pointer];</pre>
             valid <= 1;</pre>
        end
    else
        valid <= 0;</pre>
end
// Установка значений для указателей
always@(posedge clk)
    if (reset)
        begin
             write pointer <= {ADDR SIZE{1'b0}};</pre>
             read pointer <= {ADDR SIZE{1'b0}};</pre>
                   next_write_pointer = {ADDR_SIZE{1'b0}};
                   next_read_pointer = {ADDR_SIZE{1'b0}};
             full <= 1'b0;
             empty <= 1'b1;
        end
    else if (enable)
        begin
            write_pointer <= next_write_pointer;</pre>
            read_pointer <= next_read_pointer;</pre>
             full <= next full;</pre>
             empty <= next empty;</pre>
        end
function [ADDR SIZE-1:0] next (input [ADDR SIZE-1:0] pointer);
    if (pointer == MEM SIZE - 1)
        next = {ADDR SIZE{1'b0}};
    else
        next = pointer + 1;
endfunction
localparam NONE = 0, READ = 1, WRITE = 2, READ AND WRITE = 3;
req [1:0] op;
//
always @*
begin
    case({write mode, read mode})
        2'b01:
            op <= !empty ? READ : NONE;
        2'b10:
             op <= !full ? WRITE : NONE;
        2'b11:
             case({full, empty})
                 2'b10: op <= READ;
```

Продолжение листинга 1.1

```
2'b01: op <= WRITE;
                  default: op <= READ AND WRITE;</pre>
             endcase
         default:
             op <= NONE;
    endcase
    case (op)
         NONE:
             begin
                  next write pointer <= write pointer;</pre>
                  next_read_pointer <= read pointer;</pre>
                  next full <= full;</pre>
                  next empty <= empty;</pre>
              end
         READ:
             begin
                  next write pointer <= write pointer;</pre>
                  next full <= 0;</pre>
                  next empty <= next read pointer == write pointer;</pre>
                  next read pointer <= next(read pointer);</pre>
              end
         WRITE:
             begin
                  next_read_pointer <= read_pointer;</pre>
                  next full <= next write pointer == read pointer;</pre>
                  next empty <= 0;</pre>
                  next write pointer <= next(write pointer);</pre>
              end
         READ AND WRITE:
             begin
                  next_empty <= empty;</pre>
                  next full <= full;</pre>
                  next read pointer <= next(read pointer);</pre>
                  next write pointer <= next(write pointer);</pre>
              end
    endcase
end
endmodule
```

1.2 Создание тестов и верификация модуля

Верификационное окружение для проведения тестов конечного автомата представлено представлен модулем «test». Тестовый модуль симуляцию подачи значений и считывания данных из модуля. Значения «to_input» подаются на вход и «data_out» является выходной шиной.[2]

Код тестового модуля представлен в Листинге 1.2.

Листинг 1.2 — Реализация тестового модуля буфера FIFO

```
timescale 1ns / 1ps
module test;
reg clk;
reg read;
reg write;
reg[3:0] to_input;
initial clk = 0;
always #5 clk <= ~clk;</pre>
always #10 to input = to input + 1;
wire [3:0] data out;
wire full, empty, valid;
fifo one clock uut
    .data in(to input),
    .clk(clk),
    .read mode (read),
    .write_mode(write),
    .enable(1),
    .reset(0),
    .data_out(data_out),
    .full(full),
    .empty(empty),
    .valid(valid)
);
initial
begin
    to_input = 1;
    read = 0;
    write = 1;
    #40
    read = 1;
    write = 0;
    #40
    read = 1;
    write = 1;
    #80
    read = 1;
    write = 0;
    #20
    read = 0;
    write = 1;
    #40
    read = 1;
    write = 0;
    #260
    $stop;
end
```

Результат тестирования представлен на Рисунке 1.1.




Рисунок 1.1 — Результат тестирования модуля буфера FIFO

2 ПРОЕТИРОВАНИЕ И ТЕСТИРОВАНИЕ БУФЕРА FIFO, РАБОТАЮЩЕГО ПО ДВУМ ТАКТОВЫМ СИГНАЛАМ

2.1 Создание модуля

Название модуля — «test». Модуль имеет практически аналогичную с «fifo_one_clock» реализацию. Далее будут рассмотрены только новые и отличительные моменты данного модуля по сравнению с «fifo_one_clock».

Был убран «clk» и добавлены входы «clk_read» и «clk_write», для соответствующих синхронных входов.

Операция записи и чтения в данном модуле происходит по переднему фронту синхросигналов «clk_write» и «clk_read» соответственно, а также сбрасывание указателей происходит в тех же блоках «always».

Операции сброса full и перехода в следующее состояние «full» и «empty» теперь происходит по переднему фронту синхросигналов или «clk_read» или «clk_write».

Внутри блока «case» работающему по регистру «ор» были изменены условия установки значения для будущих указателей. Из «NONE», «READ» и «WRITE» были убраны изменения указателей, не относящихся к текущей операции. Так же во всех состояниях «ор» были изменены условия установки «next_full» и «next_empty» на одинаковые логические выражения проверки, описанные в прошлом модуле.

Код модуля представлен в Листинге 2.1.

Листинг 2.1 — Код модуля на языке Verilog для буфера FIFO

```
module fifo two clock#(
    MEM SIZE = \overline{6},
    DAT\overline{A} SIZE = 4,
    localparam ADDR SIZE = $clog2(MEM SIZE)
(
    input [DATA SIZE - 1 : 0] data in,
    input clk write, clk read, read mode, write mode, enable, reset,
    output reg [DATA SIZE - 1 : 0] data out,
    output reg full, empty, valid
);
reg [DATA SIZE - 1 : 0] mem [0 : MEM SIZE - 1];
reg next full, next empty;
reg [ADDR SIZE - 1 : 0] write pointer, read pointer;
reg [ADDR SIZE - 1 : 0] next write pointer, next read pointer;
reg [ADDR SIZE - 1 : 0] i;
initial
begin
   write pointer = {ADDR SIZE{1'b0}};
   read pointer = {ADDR SIZE{1'b0}};
    next write pointer = {ADDR SIZE{1'b0}} + 1;
    next read pointer = {ADDR SIZE{1'b0}} + 1;
    full = 1'b0;
    next full = 1'b0;
    empty = 1'b1;
    next empty = 1'b1;
    valid = 1'b0;
    data out = {DATA SIZE{1'b0}};
    for (i = 0; i < MEM SIZE; i = i + 1)
        mem[i] = {DATA SIZE{1'b0}};
end
// Операция записи
always @(posedge clk write)
begin
    if ( reset )
        write pointer <= {ADDR SIZE{1'b0}};</pre>
    else
    begin
        if (enable && write mode && !full)
            mem[write_pointer] <= data in;</pre>
            write pointer <= next write pointer;</pre>
        end
    end
end
// Операция чтения в буфер
always @(posedge clk read)
begin
    if ( reset )
```

Продолжение листинга 2.1

```
begin
        read pointer <= {ADDR SIZE{1'b0}};</pre>
    end
    else
    begin
        if ( enable && read_mode && !empty )
            begin
                 read_pointer <= next_read_pointer;</pre>
                 data_out <= mem[read_pointer];</pre>
                 valid <= 1;
            end
        else
            valid <= 0;</pre>
    end
end
always @(posedge clk read, posedge clk write)
begin
    if ( reset )
    begin
       full <= 1'b0;
        empty <= 1'b1;
    end
    else if ( enable )
    begin
        full = next_full;
        empty = next empty;
    end
end
function [ADDR SIZE-1:0] next (input [ADDR SIZE-1:0] pointer);
begin
    if (pointer == MEM SIZE - 1)
       next = {ADDR SIZE{1'b0}};
    else
       next = pointer + 1;
end
endfunction
localparam NONE = 0, READ = 1, WRITE = 2, READ AND WRITE = 3;
reg [1:0] op;
//
always @*
begin
    case({write mode, read mode})
        2'b01:
            op <= !empty ? READ : NONE;
        2'b10:
            op <= !full ? WRITE : NONE;
        2'b11:
            case({full, empty})
                 2'b10: op <= READ;
                 2'b01: op <= WRITE;
                 default: op <= READ AND WRITE;</pre>
            endcase
        default:
            op <= NONE;
    endcase
    case (op)
        NONE:
```

Продолжение листинга 2.1

```
begin
                  next full <= full;</pre>
                  next empty <= empty;</pre>
             end
         READ:
             begin
                  next_full <= next_write_pointer == read_pointer;</pre>
                  next_empty <= next_read_pointer == write_pointer;</pre>
                  next read pointer <= next(read pointer);</pre>
             end
         WRITE:
             begin
                  next full <= next write pointer == read pointer;</pre>
                  next empty <= next read pointer == write pointer;</pre>
                  next write pointer <= next(write pointer);</pre>
         READ AND WRITE:
             begin
                  next empty <= next read pointer == write pointer;</pre>
                  next full <= next write pointer == read pointer;</pre>
                  next read pointer <= next(read pointer);</pre>
                  next write pointer <= next(write_pointer);</pre>
             end
    endcase
end
endmodule
```

2.2 Создание тестов и верификация модуля

Верификационное окружение для проведения тестов конечного автомата представлено представлен модулем «test». Тестовый модуль проводит симуляцию подачи значений и считывания данных из модуля на разных наборах синхросигналов. Значения «to_input» подаются на вход и «data_out» является выходной шиной.

Для выявления ошибок были последовательно протестированы следующие случайные наборы тактовых сигналов, представленные в Таблице 2.1. Результаты тестирования представлены в Рисунках 2.1 – 2.5

Таблица 2.1 — Таблица протестированных значений

clk_write	clk_read
5	5
5	20
20	5

Код тестового модуля представлен в Листинге 2.2.

Листинг 2.2 — Реализация тестового модуля буфера FIFO

```
timescale 1ns / 1ps
module test two;
reg clk_write;
reg clk read;
reg read;
reg write;
reg[3:0] to input;
initial clk write = 0;
initial clk read = 0;
integer clk write timming = 5;
always #clk write timming clk write <= ~clk write;
integer clk read timming = 5;
always #clk read timming clk read <= ~clk read;
wire [3:0] data out;
wire full, empty, valid;
fifo two clock uut
    .data_in(to_input),
    .clk_write(clk_write),
    .clk read(clk read),
    .read mode (read),
    .write mode(write),
    .enable(1),
    .reset(0),
    .data_out(data_out),
    .full(full),
    .empty(empty),
    .valid(valid)
);
always #(clk_write_timming*2)
   if(!full && write)
       to_input = to_input + 1;
initial
begin
    to_input = 1;
```

Продолжение листинга 2.2

```
read = 0;
write = 1;
#100
read = 1;
write = 1;
#360
read = 1;
write = 0;
#300
$stop;
end
endmodule
```




Рисунок 2.1 — Результат тестирования модуля буфера FIFO с одинаковыми синхросигналами




Рисунок 2.2 — Результат тестирования модуля буфера FIFO с синхросигналами 5 и 20




Рисунок 2.4 — Результат тестирования модуля буфера FIFO с синхросигналами 20 и 5

Все последовательно записанные значения были так же последовательно получены. Результаты тестирования подтверждают корректность работы написанного модуля.

ЗАКЛЮЧЕНИЕ

В ходе выполнения работы были изучены принципы, а также получены навыки построения буферов типа «FIFO». Рассмотрены и реализованы варианты построения буфера FIFO, тактируемых одним синхросигналом и двумя синхросигналами.

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

- 1. Методические указания по ПР № 4 URL: https://online-edu.mirea.ru/mod/resource/view.php?id=405132.
- 2. Смирнов С.С. Информатика [Электронный ресурс]: Методические указания по выполнению практических и лабораторных работ / С.С. Смирнов М., МИРЭА Российский технологический университет, 2018. 1 электрон. опт. диск (CD-ROM).
- 3. Тарасов И.Е. ПЛИС Xilinx. Языки описания аппаратуры VHDL и Verilog, САПР, приемы проектирования. М.: Горячая линия Телеком, 2021. 538 с.: ил.
- 4. Антик М.И. Дискретная математика [Электронный ресурс]: Учебное пособие / Антик М.И., Казанцева Л.В. М.: МИРЭА Российский технологический университет, 2018 1 электрон. опт. диск (CD-ROM).
- 5. Шафер Д., Фатрелл Р., Шафер Л. Управление программными проектами: достижение оптимального качества при минимуме затрат: Пер. с англ. М.: Издательский дом «Вильямс», 2004. 1136 с.: ил. Парал.тит.англ.