

Федеральное государственное бюджетное образовательное учреждение высшего образования

«МИРЭА - Российский технологический университет»

РТУ МИРЭА

Институт Информационных Технологий Кафедра Вычислительной Техники (BT)

ОТЧЁТ ПО ПРАКТИЧЕСКОЙ РАБОТЕ № 4

«Основы языка команд Tcl»

по дисциплине

«Схемотехника устройств компьютерных систем»

| выполнил студент группы | Туктаров Т.А |
|---------------------------------|--------------|
| ИВБО-11-23 | |
| Принял преподаватель кафедры ВТ | Дуксин Н. А. |
| Практическая работа выполнена | «»2025 г. |
| «Зачтено» | «»2025 г. |

АННОТАЦИЯ

Данная работа включает в себя 7 рисунков, 20 листингов. Количество страниц в работе — 41.

СОДЕРЖАНИЕ

| 1 ПОСТАНОВКА ЗАДАЧИ | 4 |
|--|----|
| 2 ПРОЕКТИРОВАНИЕ И РЕАЛИЗАЦИЯ | 5 |
| 2.1 Исходный код файлов проекта | 5 |
| 2.2 Файл с описанной программой на языке Tcl и результаты работы | 26 |
| ЗАКЛЮЧЕНИЕ | 40 |
| СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ | 41 |

1 ПОСТАНОВКА ЗАДАЧИ

Сформировать набор файлов для создания проекта: Файлы на языке Verilog, содержащие модули для описания устройства, заданного вариантом, а также модули для верификации RTL-модели, файлы проектных ограничений для размещения проекта на ПЛИС, в набор файлов должны входить: конфигурация для работы устройства на частоте 100 МГц и для работы устройства на частоте 200 МГц.[1] Сформировать файл с описанной программой на языке ТСL, в которой: создать новый проект для чипа «xc7a100tcsg324-1». создать в рамках проекта наборы файлов «designs» для каждого отдельно оформленного теста, создать два набора файлов «constrs» проектных ограничений, добавить в проект в набор файлов «source set» с именем «sources 1» файлы, содержащие модули для описания устройства, заданного вариантом, добавить в проект в каждый набор файлов «simulation set» необходимые файлы для тестирования в рамках набора, добавить в проект в каждый набор файлов «constraints set» требуемые файлы проектных ограничений, запуск процесса симуляции последовательно для каждого из набора «simulation set», запустить синтез и имплементацию последовательно для каждого набора «constraints set», для каждого варианта имплементации получить отчёт о временных задержках («Timing Summary Report»), сохранить данные отчёта в соответствующие файлы. Запустить на исполнение разработанный скрипт. Составить отчёт.

2 ПРОЕКТИРОВАНИЕ И РЕАЛИЗАЦИЯ

2.1 Исходный код файлов проекта

Исходный код проекта был взят из третьей практической работы, где и проведено его описание. Результат представлен на Листингах 2.1 – 2.10.

Листинг 2.1 - Модуль basis

```
module clk div
    DIV COUNT = 10000
)
(
     input clk,
     output reg clk div
);
reg [$clog2(DIV_COUNT)-1:0] clk_counter; // счётчик тактов для делителя
initial
begin
   clk counter = {DIV COUNT{1'b0}};
    clk div = 0;
end
always@ (posedge clk)
begin
    if (clk_counter == 0)
       clk_div <= 1;
    else
       clk div <= 0;
end
always@ (posedge clk)
begin
      if (clk counter == (DIV COUNT-1))
        clk counter <= 0;</pre>
      else
        clk counter <= clk counter + 1;</pre>
end
```

 $Листинг 2.2 - Модуль fsm_div$

```
timescale 1 \text{ns} / 1 \text{ps}
module fsm div
    input reset,
    input clk,
    input valid_in,
    input [3:0] d_in,
    output reg [3:0] d_out,
    output reg valid out,
    output reg error out
);
// Константы ошибок
localparam NO ERROR = 0, DIV BY ZERO = 1;
// Регистры операндов
reg signed [3:0] a reg, b reg;
// Состояния конечного автомата
localparam S0 = 0, S1 = 1, S2 = 2, S3 = 3;
reg [1:0] state;
initial state = S0;
always@(posedge clk)
begin
    if (reset)
        state <= S0;
    else
        case(state)
             // Сброс регистров
             S0: begin
                     a reg <= 0;
                     b reg <= 0;
                     d out <= 0;
                     error out <= 0;
                     valid out <= 0;</pre>
                     state <= 1;
                 end
             // Ввод первого операнда (делимого)
             S1: if (valid in)
                     begin
                          a reg <= d in;
                          state <= S2;
                     end
             // Ввод второго операнда (делителя)
             S2: if (valid in)
                     begin
                          b reg <= d in;
                          state \leq 53;
                     end
             // Выполнение операции деления
             S3: begin
                     if (b reg == 0)
                          begin
                              error_out <= DIV_BY_ZERO;</pre>
                              valid_out <= 1;</pre>
                          end
```

Листинг 2.3 – Модуль FILTER

```
module FILTER #(size = 3) (
    input CLK, CLOCK ENABLE, IN SIGNAL,
    output reg OUT SIGNAL, OUT SIGNAL ENABLE
);
reg [1:0] IN SIGNAL SYNC;
reg [size-1:0] counter;
initial
begin
    IN SIGNAL SYNC = 0; counter = 0;
    OUT_SIGNAL = 0; OUT_SIGNAL_ENABLE = 0;
end
always @(posedge CLK)
begin
    IN SIGNAL SYNC <= {IN SIGNAL SYNC[0], IN SIGNAL};</pre>
    counter <= (IN SIGNAL SYNC[1] ~^ OUT SIGNAL) ?</pre>
        {size{1'd0}} : (CLOCK ENABLE ? counter + 1 : counter);
    if (&(counter) & CLOCK ENABLE)
        OUT SIGNAL <= IN SIGNAL SYNC[1];
    OUT SIGNAL ENABLE <= &(counter) & CLOCK ENABLE & IN SIGNAL SYNC[1];
end
endmodule
```

Листинг $2.4 - Модуль top_fsm_div$

```
module top fsm div
      input clk,
      input btn c in,
      input btn reset in,
      input [3:0] SW,
      output [7:0] AN,
      output [6:0] CATH,
      output valid_out_LED
);
wire btn_c_out;
FILTER \#(4) btn c filter(
      .CLK(clk),
      .CLOCK ENABLE(1),
      .IN SIGNAL (btn c in),
      .OUT SIGNAL ENABLE (btn c out)
);
wire btn reset out;
FILTER #(4) btn reset filter(
      .CLK(clk),
      .CLOCK ENABLE(1),
      .IN SIGNAL (~btn reset in),
      .OUT SIGNAL ENABLE (btn reset out)
);
wire fsm valid out, fsm error out;
wire [3:0] fsm d out;
reg [3:0] fsm d out reg;
reg fsm valid out reg, fsm error out reg;
assign valid out LED = fsm valid out reg;
initial
begin
    fsm d out reg <= 0;
    fsm valid out reg <= 0;
    fsm error out reg <= 0;</pre>
end
always@(posedge clk)
begin
    if (fsm valid out)
        begin
            fsm d out reg <= fsm d out;
            fsm valid out reg <= fsm valid out;
            fsm_error_out_reg <= fsm error out;</pre>
        end
    else if (btn_c_out && fsm_valid_out_reg)
        begin
             fsm d out reg <= 0;
             fsm valid out reg <= 0;
             fsm error out reg <= 0;
        end
end
wire fsm valid in = btn c out && !fsm valid out reg;
fsm_div fsm(
      .clk(clk),
      .valid_in(fsm_valid_in),
```

```
.reset(btn reset out),
      .valid out(fsm valid out),
      .d in(SW),
      .d out(fsm d out),
      .error out(fsm error out)
);
wire clk_div_out;
clk_div clk_div1 (
      .clk(clk),
      .clk div(clk div out)
);
seven seg seg (
     .clk(clk),
      .CE(clk div out),
      .RESET(btn reset_out),
      .NUMBER((fsm d out reg, 8'd0, 3'd0, fsm error out reg, 12'd0, SW)),
      .AN MASK(8'b01101110),
      .AN(AN),
      .CATH (CATH)
);
endmodule
```



```
module seven_seg (
 input clk,
  input CE,
 input RESET,
 input [31:0] NUMBER,
 input [7:0] AN_MASK,
 output [7:0] AN,
  output reg [6:0] CATH
);
reg [7:0] AN REG;
initial AN REG = 0;
assign AN = AN REG | AN MASK;
reg [2:0] digit counter;
initial digit counter = 0;
wire [3:0] NUMBER SPLITTER [0:7];
genvar i;
generate
      for (i = 0; i < 8; i = i + 1)
            assign NUMBER SPLITTER[i] = NUMBER[((i+1)*4-1)-:4];
endgenerate
always @(posedge clk)
    if (RESET == 1)
         digit counter <= 0;</pre>
      else if (CE == 1)
         digit counter <= digit counter + 3'b1;</pre>
wire [3:0] number = NUMBER SPLITTER[digit counter];
always @*
begin
      case (number)
```

```
CATH <= 7'b1000000;
                      4'h0:
                     4'h1: CATH <= 7'b1111001;
                     4'h2: CATH <= 7'b0100100;
                     4'h3: CATH <= 7'b0110000;
                     4'h4: CATH <= 7'b0110000;

4'h4: CATH <= 7'b0011001;

4'h5: CATH <= 7'b0010010;

4'h6: CATH <= 7'b0000010;

4'h7: CATH <= 7'b1111000;

4'h8: CATH <= 7'b00000000;
                     4'h9: CATH <= 7'b0010000;
                     4'ha: CATH <= 7'b0001000;
                     4'hb: CATH <= 7'b0000011;
                     4'hc: CATH <= 7'b1000110;
                     4'hd: CATH <= 7'b0100001;
                     4'he: CATH <= 7'b0000110;
                     4'hf: CATH <= 7'b0001110;
               default: CATH <= 7'b1111111;</pre>
       endcase
       case (digit_counter)
                      3'd0: AN REG <= 8'b11111110;
                      3'd1: AN REG <= 8'b11111101;
                     3'd2: AN REG <= 8'b11111011;
                     3'd3: AN REG <= 8'b11110111;
                     3'd4: AN REG <= 8'b11101111;
                     3'd5: AN REG <= 8'b11011111;
                     3'd6: AN_REG <= 8'b10111111;
                     3'd7: AN REG <= 8'b01111111;
               default: AN REG <= 8'b111111111;</pre>
       endcase
end
endmodule
```

Листинг 2.6 – Тестовый модуль test_top_fsm_div

```
`timescale 1ns / 1ps
module test top fsm div;
localparam CLK_PERIOD = 10;
reg clk;
initial clk = 0;
always #(CLK PERIOD/2) clk <= ~clk;
localparam CLK DIV PERIOD = 100 000;
reg clk div;
initial
begin
    clk div = 0;
    @(posedge clk);
    forever begin
        clk_div <= 1;
        #(CLK PERIOD);
        clk div <= 0;
        #(CLK_DIV_PERIOD - CLK_PERIOD);
    end
end
reg signed [3:0] SW;
initial SW = 0;
reg btn c_in;
```

```
initial btn c in = 0;
reg btn reset in;
initial btn reset in = 1;
wire [7:0] AN;
wire [6:0] CATH;
wire valid_out_LED;
top_fsm_div uut (
      .clk(clk),
      .btn c in(btn c in),
      .btn reset in(btn reset in),
      .SW(SW),
      .AN(AN),
      .CATH (CATH),
      .valid out LED(valid out LED)
);
localparam TEST COUNT = 2;
integer i;
reg [7:0] test register [0:TEST COUNT-1];
initial
begin
    for (i = 0; i < TEST COUNT; i = i + 1)
        test register[i] = 8'b0;
    @(posedge clk);
    test top 1(test register[0]);
    test top 2(test register[1]);
    test stats();
end
task test_stats;
integer i, j;
reg [1:0] test_counter;
begin
    test counter = 0;
    $display("\n[%Ot]: Результаты тестирования:", $time);
    for (i = 0; i < TEST COUNT; i = i + 1)
    begin
        if (&(test register[i]))
        begin
            $display("Сценарий %Od пройден успешно.", i+1);
            test counter = test counter + 1;
        end
        else begin
            $display("Сценарий %Od НЕ пройден.", i+1);
            for (j = 0; j < 8; j = j + 1)
                if (!test register[i][j])
                    $display("Ошибка на шаге %0d", j + 1);
            end
    $display("Пройдено сценариев: %0d/%0d", test counter, TEST COUNT);
end
endtask
function [6:0] get cath mask;
    input [3:0] number;
begin
      case (number)
        4'h0:
               get cath mask = 7'b1000000;
```

```
get_cath_mask = 7'b1111001;
        4'h1:
        4'h2: get cath mask = 7'b0100100;
               get cath mask = 7'b0110000;
        4'h3:
        4'h4: get_cath_mask = 7'b0011001;
        4'h5: get_cath_mask = 7'b0010010;
        4'h6: get_cath_mask = 7'b0000010;
        4'h7: get_cath_mask = 7'b11111000;
4'h8: get_cath_mask = 7'b00000000;
4'h9: get_cath_mask = 7'b0010000;
        4'ha: get_cath_mask = 7'b0001000;
        4'hb: get_cath_mask = 7'b0000011;
        4'hc: get_cath_mask = 7'b1000110;
        4'hd: get_cath_mask = 7'b0100001;
        4'he: get_cath_mask = 7'b0000110;
        4'hf: get_cath_mask = 7'b0001110;
     default: get cath mask = 7'b1111111;
      endcase
end
endfunction
function [7:0] get an mask;
    input [2:0] an number;
begin
      case (an number)
                   3'd0: get an mask = 8'b111111110;
                   3'd1: get an mask = 8'b111111101;
                   3'd2: get an mask = 8'b11111011;
                   3'd3: get an mask = 8'b11110111;
                   3'd4: get an mask = 8'b111011111;
                   3'd5: get an mask = 8'b11011111;
                   3'd6: get an mask = 8'b10111111;
                   3'd7: get an mask = 8'b01111111;
             default: get an mask = 8'b11111111;
      endcase
end
endfunction
task test top 1;
    output reg [7:0] test register;
begin
    $display("\nСценарий 1. Деление на ноль (негативный сценарий)");
    test script(
        a(4'h3), b(4'h0),
        .res_expected(0),
        .error expected(1),
         .test register(test register)
end
endtask
task test top 2;
    output reg [7:0] test register;
begin
    $display("\nCценарий 2. Деление двух чисел (позитивный сценарий)");
    test script(
         .a(4'h6), .b(4'h3),
        .res expected(4'h2),
        .error expected(0),
        .test register(test register)
    );
```

```
end
endtask
localparam PRESS = 1, RELEASE = 0;
localparam op an number = 0, op_an_count = 1;
localparam err_an_number = 4, err_an_count = 1;
localparam res_an_number = 7, res_an_count = 1;
task test_script;
    input [3:0] a, b, res_expected;
   input error expected;
   output reg [7:0] test register;
reg test result;
reg [3:0] res real;
reg error real;
begin
    // Ввод первого числа
    @(posedge clk);
   SW = a;
   btn c(PRESS, 32);
   btn c(RELEASE, 32);
    $display("\n1) Проверка ввода первого числа.");
    test segs(op an number, op an count, a, test result);
    test register[0] = test result;
    // Ввод второго числа
    @(posedge clk);
    SW = b;
   btn c(PRESS, 32);
   btn c(RELEASE, 32);
    $display("\n2) Проверка ввода второго числа.");
    test segs(op an number, op an count, b, test result);
    test register[1] = test result;
    $display("\n3) Проверка наличия сигнала готовности выходных данных на
светодиоде.");
    if (valid out LED)
       $display("Сигнал готовности выходных данных присутствует на шине
valid out LED");
    else
       $display("Сигнал готовности выходных данных отсутствует на шине
valid out LED");
    test register[2] = valid out LED;
    $display("\n4) Проверка вывода результата на индикаторах.");
    if (error expected) begin
        $display("Результат не учитывается при ненулевой ошибке");
        test register[3] = 1;
    end
    else begin
        test segs(res an number, res an count, res expected, test result);
        test register[3] = test result;
    end
    sdisplay("\n5) Проверка вывода ошибки на индикаторах.");
    test segs(err an number, err an count, error expected, test result);
    test register[4] = test result;
    // Подтверждение обработки вывода
    btn c(PRESS, 32);
    btn c(RELEASE, 32);
```

```
$display("\n6) Проверка сброса сигнала готовности выходных данных на
светодиоде.");
    if (valid out LED)
       $display("Сигнал готовности выходных данных присутствует на шине
valid out LED");
    else
       $display("Сигнал готовности выходных данных отсутствует на шине
valid out LED");
    test register[5] = valid out LED == 0;
    display("\n7) Проверка сброса результата на индикаторах.");
    test segs(res an number, res an count, 0, test result);
    test register[6] = test result;
    $display("\n8) Проверка сброса ошибки на индикаторах.");
    test segs(err an number, err an count, 0, test result);
    test register[7] = test result;
end
endtask
task btn c;
    input signal in;
    input [6:0] ticks;
begin
    @(posedge clk);
    btn c in <= signal in;
    $display("\n[%0t]: Сигнал %b подан на линию btn c in.", $time, signal in);
    repeat(ticks + 2)
        @(posedge clk);
    btn c in \leq 0;
    $display("[%0t]: Сигнал %b убран с линии btn с in, подан сигнал 0", $time,
signal in);
end
endtask
task btn reset;
    input signal in;
    input [6:0] ticks;
begin
    @(posedge clk);
    btn reset in <= signal in;</pre>
    $display("\n[%0t]: Сигнал %b подан на линию btn reset in.", $time,
signal_in);
    repeat(ticks + 2)
        @(posedge clk);
    btn reset in <= 0;
    $display("[%0t]: Сигнал %b убран с линии btn reset in, подан сигнал 0",
$time, signal in);
end
endtask
task test segs;
    input [2:0] an_number;
    input [3:0] an count;
    input [31:0] value;
```

```
output reg test result;
reg [3:0] i;
begin
    test result = 1;
    wait(AN == get_an_mask(an_number));
    sdisplay("\n[%0t] Номер младшего индикатора: %d", $time, an_number);
    $display("Количество индикаторов: %d", an_count);
    $display("Значение: %h", value);
    for (i = 0; i < an count; i = i + 1)
    begin
        @(posedge clk);
        $display("[%0t] Номер индикатора: %0d", $time, an number + i);
        $display("Ожидаемые сигналы на линии катодов (CATH): %b", get cath mask(
value[(i+1)*4-1 -: 4]));
        $display("Фактические сигналы на линии катодов (САТН): %b", САТН);
        if ( CATH != get cath mask( value[(i+1)*4-1 -: 4] ) )
            test result = 0;
        @(posedge clk div);
        @(posedge clk);
    end
end
endtask
endmodule
```

Листинг 2.7 – Тестовый модуль test_filter

```
timescale 1ns / 1ps
module test filter;
reg clk;
initial clk = 0;
always #5 clk <= ~clk;
localparam PRESS = 1, RELEASE = 0;
reg IN SIGNAL; initial IN SIGNAL = 0;
wire OUT SIGNAL ENABLE;
FILTER #(5) btn c filter(
      .CLK(clk),
      .CLOCK ENABLE (1),
      .IN SIGNAL (IN SIGNAL),
      .OUT SIGNAL ENABLE (OUT SIGNAL ENABLE)
);
localparam TEST COUNT = 3;
reg [0:TEST COUNT-1] test register;
initial
begin
    test register = {TEST COUNT{1'b0}};
    test filter 1();
    test filter 2();
    test filter 3();
    test show stats();
end
task test filter 1;
reg test result;
begin
    $display("\n[%0t]: Тест 1. Реакция фильтра дребезга на сигнал высокого
уровня на шине физ. манипулятора.", $time);
    $display("[%0t]: (время удержания сигнала соответствует требуемому)",
$time);
    send signal to filter(PRESS, 32);
    @(posedge clk) test result <= (OUT SIGNAL ENABLE == 1'b1);
    send signal to filter(RELEASE, 32);
    test info(1, test result);
end
endtask
task test filter 2;
reg test result;
begin
    \sigma(\mathbb{R}^n) $\display(\(\n\\n\)) Тест 2. Реакция фильтра дребезга на сигнал высокого
уровня на шине физ. манипулятора.", $time);
    $display("[%0t]: (время удержания сигнала меньше требуемого)", $time);
    send signal to filter (PRESS, 16);
    @(posedge clk); test_result = (OUT SIGNAL ENABLE == 1'b0);
    test info(2, test result);
end
endtask
task test filter 3;
reg test result;
begin
    \phi("\n] \approx 0: Тест 3. Реакция фильтра дребезга на сигнал низкого уровня
на шине физ. манипулятора.", $time);
```

```
send signal to filter(RELEASE, 32);
    @(posedge clk); test result = (OUT SIGNAL ENABLE == 1'b0);
    test info(3, test result);
end
endtask
task test_info;
input integer test_number;
input test result;
begin
    test register[test number-1] = test result;
    if (test result)
        $display("[%0t]: Тест %0d пройден.", $time, test number);
    else
        $display("[%0t]: Тест %0d НЕ пройден.", $time, test number);
end
endtask
task test_show_stats;
integer i, test counter;
begin
    $display("\nРезультаты тестирования:");
    test counter = 0;
    for (i = 0; i < TEST COUNT; i = i + 1)
    begin
        if (test register[i])
            $display("Тест %2d пройден.", i+1);
        else
            $display("Тест %2d НЕ пройден.", i+1);
        test counter = test counter + (test register[i] ? 1 : 0);
    $display("Пройдено тестов: %0d/%0d", test counter, TEST COUNT);
end
endtask
task send signal to filter;
    input signal in;
    input [6:0] ticks;
begin
    @(posedge clk);
    IN SIGNAL <= signal in;</pre>
    $display("[%0t]: Ситнал %b подан на линию.", $time, signal in);
    repeat(ticks + 2)
        @(posedge clk);
    IN SIGNAL <= 0;
    $display("[%0t]: Сигнал %b убран с линии, подан сигнал 0", $time,
signal in);
end
endtask
endmodule
```

Листинг 2.8 – Тестовый модуль test_clk_div

```
`timescale 1ns / 1ns
module test clk div;
reg clk;
initial clk = 0;
always #5 clk <= ~clk;
wire clk_div_out;
clk div clk div1 (
     .clk(clk),
      .clk div(clk div out)
);
integer clk_div_period = 100_000;
realtime t begin, t end;
initial
begin
   @(posedge clk_div_out);
   t_begin = $realtime;
    @(posedge clk div out);
    t end = $realtime;
    $display("Ожидаемый период сигнала: %0d", clk div period);
    $write("Фактический период сигнала: ");
    $write((t end - t begin));
    if ( (t end - t begin) == clk div period )
        $display("\nТест пройден.");
    else
        $display("\nТест НЕ пройден.");
end
endmodule
```

Листинг 2.9 – Тестовый модуль test_fsm_div

```
module test fsm div;
reg clk;
initial clk = 0;
always #5 clk <= ~clk;
reg valid_in, reset;
reg [3:0] d_in;
initial
begin
   valid in = 0;
    reset = 0;
    d in = 4'd0;
end
wire [3:0] d out;
wire valid out, error out;
fsm div uut(
      .clk(clk),
      .valid_in(valid_in),
      .reset(reset),
      .valid_out(valid out),
      .d in(d in),
      .d out(d out),
      .error out(error out)
);
initial
begin
    test fsm 1();
    test fsm 2();
    test fsm 3();
     test fsm 4();
     test fsm 5();
     test fsm 6();
    test fsm 7();
    test fsm 8();
    test fsm 9();
    test \overline{\text{fsm }} \overline{10}();
    test fsm 11();
    test fsm 12();
    test show stats();
end
localparam NO ERROR = 0, DIV BY ZERO = 1;
task test fsm 1;
reg test_result;
begin
    $display("\n[%0t]: Tect 1. Cброс внутренних регистров автомата.", $time);
    test reset(test result);
    test info(1, test result);
end
endtask
task test fsm 2;
reg test result;
begin
    $display("\n{\$0t}]: Tect 2. a / b при b == 0, a != 0", $time);
    test_error(4'd5, 4'd0, DIV_BY_ZERO, test_result);
```

```
test info(2, test result);
end
endtask
task test fsm 3;
reg test result;
begin
    $display("\n[%0t]: TecT 3. a / b при b == 0, a == 0", $time);
    test_error(4'd0, 4'd0, DIV_BY_ZERO, test_result);
    test info(3, test result);
end
endtask
task test fsm 4;
reg test result;
begin
    display("\n[%0t]: Tect 4. a / b при b != 0, a == 0", $time);
    test res(4'd0, 4'd1, 4'd0, test result);
    test info(4, test result);
end
endtask
task test fsm 5;
reg test result;
begin
    sdisplay("\n[%0t]: Tect 5. a / b при |a| > |b|, a > 0, b > 0", stime);
    test res(4'd6, 4'd3, 4'd2, test result);
    test info(5, test result);
end
endtask
task test fsm 6;
reg test result;
begin
    $display("\n[%0t]: Tect 6. a / b при |a| < |b|, a > 0, b > 0", $time);
    test res(4'd2, 4'd7, 4'd0, test result);
    test info(6, test result);
end
endtask
task test fsm 7;
reg test result;
begin
    $display("\n[%0t]: Тест 7. a / b при |a| > |b|, a < 0, b < 0", $time);
    test res(-4'd7, -4'd2, 4'd3, test result);
    test info(7, test result);
end
endtask
task test fsm 8;
reg test result;
begin
    $display("\n[%0t]: Тест 8. a / b при |a| < |b|, a < 0, b < 0", $time);
    test res(-4'd4, -4'd5, 4'd0, test result);
    test info(8, test result);
end
endtask
```

```
task test fsm 9;
reg test result;
begin
    $display("\n[%0t]: Tect 9. a / b при |a| > |b|, a > 0, b < 0", $time);
    test res(4'd5, -4'd2, -4'd2, test result);
    test info(9, test_result);
end
endtask
task test fsm 10;
reg test result;
begin
    sdisplay("\n[%0t]: Tect 10. a / b при |a| < |b|, a > 0, b < 0", stime);
    test res(4'd1, -4'd6, 4'd0, test result);
    test info(10, test result);
end
endtask
task test fsm 11;
reg test result;
begin
    sdisplay("\n[%0t]: Tect 11. a / b при |a| > |b|, a < 0, b > 0", stime);
    test res(-4'd8, 4'd2, -4'd4, test result);
    test info(11, test result);
end
endtask
task test fsm 12;
reg test result;
begin
    sdisplay("\n[s0t]: Tect 12. a / b при |a| < |b|, a < 0, b > 0", stime);
    test res(-4'd3, 4'd5, 4'd0, test result);
    test info(12, test result);
end
endtask
localparam TEST COUNT = 12;
req [0:TEST COUNT-1] test register;
initial test register = {TEST COUNT{1'b0}};
task test info;
input integer test number;
input test result;
begin
    test register[test number-1] = test result;
    if (test result)
        $display("[%0t]: Тест %0d пройден.", $time, test number);
    else
        $display("[%0t]: Тест %0d НЕ пройден.", $time, test number);
end
endtask
task test show stats;
integer i, test counter;
begin
    $display("\nРезультаты тестирования:");
    test counter = 0;
    for (i = 0; i < TEST COUNT; i = i + 1)
    begin
        if (test_register[i])
```

```
$display("Тест %2d пройден.", i+1);
            $display("Тест %2d НЕ пройден.", i+1);
        test counter = test counter + (test register[i] ? 1 : 0);
    end
    $display("Пройдено тестов: %0d/%0d", test counter, TEST COUNT);
end
endtask
task test res;
   input signed [3:0] a, b;
   input signed [3:0] res expected;
   output reg test result;
reg signed [3:0] res real;
reg error;
begin
   divide a b(a, b, res real, error);
    $display("Входные данные: a = %0d, b = %0d", a, b);
    $display("Ожидаемый результат: %Od", res expected);
    $display("Фактический результат: %0d", res real);
    test result = (res expected == res real) && (error == NO ERROR);
end
endtask
task test error;
   input signed [3:0] a, b;
    input error num;
   output reg test result;
reg signed [3:0] res;
req error;
begin
    divide a b(a, b, res, error);
    $display("Входные данные: a = %0d, b = %0d", a, b);
    $display("Ожидаемый номер ошибки: %0d", error num);
    $display("Фактический номер ошибки: %0d", error);
    test result = error == error num;
end
endtask
task test reset;
    output reg test result;
begin
    @(posedge clk) reset <= 1;
    @(posedge clk) reset <= 0;
    @(posedge clk);
    $display("Ожидаемое состояние конечного автомата после сброса: %0d", 0);
    $display("Фактическое состояние конечного автомата после сброса: %0d",
uut.state);
    test result = uut.state == 0;
end
```

```
endtask
task divide_a_b;
    input [\overline{3}:\overline{0}] a, b;
    output [3:0] res;
    output error;
begin
    // Ввод первого числа
    @(posedge clk);
    d_in <= a; valid_in <= 1;</pre>
    @(posedge clk);
    valid in <= 0;</pre>
    // Ввод второго числа
    @(posedge clk);
    d_in <= b; valid_in <= 1;</pre>
    @(posedge clk);
    valid_in <= 0;</pre>
    // Ожидание результата
    @(posedge valid out); @(posedge clk);
    res = d out;
    error = error_out;
end
endtask
endmodule
```

Листинг 2.10-Тестовый модуль test_seven_seg

```
timescale 1ns / 1ps
module test seven seg;
reg clk;
initial clk = 0;
always #5 clk <= ~clk;
localparam AN COUNT = 8;
localparam CATH COUNT = 7;
localparam DIGIT SIZE = 4;
localparam DIGIT COUNT = 16;
reg CE, RESET;
reg [AN COUNT*DIGIT SIZE-1:0] NUMBER;
reg [AN COUNT-1:0] AN MASK;
initial
begin
     CE = 1;
     RESET = 0;
     NUMBER = { (AN COUNT*DIGIT SIZE) {1'b0}};
end
wire [AN COUNT-1:0] AN;
wire [CATH COUNT-1:0] CATH;
seven seg uut (
       .clk(clk),
        .CE(1),
       .RESET (RESET),
        .NUMBER (NUMBER),
       .AN MASK (AN MASK),
       .AN(AN),
        .CATH (CATH)
);
initial
begin
     test seven segments(8'b00101100);
     test show stats();
end
function [6:0] get cath mask;
     input [3:0] number;
begin
        case (number)
           4'h0: get cath mask = 7'b1000000;
           4'h1: get cath mask = 7'b1111001;
           4'h2: get cath mask = 7'b0100100;
          4'h3: get_cath_mask = 7'b0110000;
          4'h4: get_cath_mask = 7'b0011001;
4'h5: get_cath_mask = 7'b0010010;
4'h6: get_cath_mask = 7'b0000010;
          4'h6: get_cath_mask = 7'b0000010;

4'h7: get_cath_mask = 7'b11111000;

4'h8: get_cath_mask = 7'b00000000;

4'h9: get_cath_mask = 7'b0010000;

4'ha: get_cath_mask = 7'b0001000;

4'hb: get_cath_mask = 7'b0000011;
          4'hc: get_cath_mask = 7'b1000110;
4'hd: get_cath_mask = 7'b0100001;
                   get_cath_mask = 7'b0000110;
           4'he:
```

```
4'hf: get_cath mask = 7'b0001110;
     default:
              get cath mask = 7'b11111111;
      endcase
end
endfunction
function [7:0] get_an_mask;
    input [2:0] an number;
begin
      case (an number)
                  3'd0: get an mask = 8'b111111110;
                  3'd1: get an mask = 8'b111111101;
                  3'd2: get an mask = 8'b11111011;
                  3'd3: get an mask = 8'b11110111;
                  3'd4: get an mask = 8'b11101111;
                  3'd5: get an mask = 8'b11011111;
                  3'd6: get_an_mask = 8'b10111111;
                  3'd7: get an mask = 8'b01111111;
             default: get an mask = 8'b11111111;
      endcase
end
endfunction
reg [AN COUNT-1:0] test_an_register;
reg [DIGIT COUNT-1:0] test digit register;
reg test an mask register;
task test seven segments;
    input [AN COUNT-1:0] mask value;
reg [3:0] i;
reg [3:0] number;
begin
    sdisplay("\n[%0t]: Тест отображения цифр на индикаторах, принципа работы
динамической индикации и анодной маски.", $time);
    test an register = {AN COUNT{1'b1}};
    test digit register = {DIGIT COUNT{1'b1}};
    test_an_mask register = 1'b1;
    AN MASK = mask value;
    $display("Битовая маска (AN MASK): %b", AN MASK);
    wait(uut.digit counter == AN COUNT-1);
    @(posedge clk);
    number = 0;
    repeat(DIGIT COUNT)
    begin
        // Подача числа на входную шину
        for (i = 0; i < AN COUNT; i = i + 1)
            NUMBER[ ((i+1)*4)-1 -: 4] <= number;
        @(posedge clk);
        $display("\n[%0t]: Тест для цифры: %h", $time, number);
        for (i = 0; i < AN COUNT; i = i + 1)
        begin
            $display("Текущий анод: %d", i);
            test digit register[number] <= CATH == get cath mask(number);</pre>
            $display("Ожидаемые сигналы на линии катодов (CATH): %b",
get cath mask(number));
            $display("Фактические сигналы на линии катодов (САТН): %b", САТН);
```

```
test an register[number] <= uut.AN REG == get an mask(i);</pre>
            $display("Ожидаемые сигналы на линии анодов (ДО применения анодной
маски): %b", get_an_mask(i));
            $display("Фактические сигналы на линии анодов (ДО применения анодной
маски): %b", uut.AN REG);
            test an mask register <= AN == (get an mask(i) | AN MASK);</pre>
            $display("Ожидаемые сигналы на линии анодов (ПОСЛЕ применения
анодной маски): %b", get an mask(i) | AN MASK);
            $display("Фактические сигналы на линии анодов (ПОСЛЕ применения
анодной маски): %b", AN);
            if (i != AN COUNT-1)
                @(posedge clk);
        end
        number = number + 1;
    end
end
endtask
task test show stats;
localparam TEST COUNT = 3;
integer test counter, i;
begin
    test counter = 0;
    $display("\n[%0t]: Результаты тестирования:", $time);
    // Отображение цифры
    if (&(test digit register))
   begin
        $display("1. Тест на отображение пройден успешно для всех возможных
вариантов цифр.");
        test counter = test counter + 1;
    end
    else begin
        $display("1. Тест на отображение цифр НЕ пройден");
        for (i = 0; i < DIGIT COUNT; i = i + 1)
            if (!test digit register[i])
                $display("Ошибка отображения цифры %d", i);
    // Динамическая индикация
    if (&(test an register))
   begin
        test counter = test counter + 1;
        $display("2. Тест работы динамической индикации пройден успешно.");
    end
    else begin
        $display("2. Тест работы динамической индикации НЕ пройден.", i);
        for (i = 0; i < AN COUNT; i = i + 1)
            if (!test an register[i])
                $display("Ошибка на индикаторе %Od.", i);
    end
    // Анодная маска
    if (test an_mask_register)
    begin
        $display("3. Тест анодной маски пройден успешно.");
        test counter = test counter + 1;
    end
    else
        $display("3. Тест анодной маски НЕ пройден.");
    $display("Пройдено тестов: %0d/%0d.", test counter, TEST COUNT);
end
endtask
endmodule
```

Листинг 2.11 – Файл проектных ограничений

```
create clock -add -name clk pin -period 10.00 -waveform {0 5} [get ports { clk
set property -dict { PACKAGE PIN E3 IOSTANDARD LVCMOS33 } [get ports { clk }]
set property -dict { PACKAGE PIN C12
                                      IOSTANDARD LVCMOS33 } [get ports {
btn reset in }]; #IO L3P TO DQS AD1P 15 Sch=cpu resetn
btn c in }]; #IO L9P T1 DQS 14 Sch=btnc
set property -dict { PACKAGE PIN J15
                                      IOSTANDARD LVCMOS33 } [get ports { SW[0]
}]; #IO L24N T3 RS0 15 Sch=sw[0]
set_property -dict { PACKAGE PIN L16
                                      IOSTANDARD LVCMOS33 } [get ports { SW[1]
}]; #IO L3N TO DQS EMCCLK 14 Sch=sw[1]
set_property -dict { PACKAGE_PIN M13
                                      IOSTANDARD LVCMOS33 } [get ports { SW[2]
}]; #IO L6N T0 D08 VREF 14 Sch=sw[2]
set property -dict { PACKAGE PIN R15
                                      IOSTANDARD LVCMOS33 } [get ports { SW[3]
}]; #IO L13N T2 MRCC 14 Sch=sw[3]
set property -dict { PACKAGE PIN H17
                                      IOSTANDARD LVCMOS33 } [get ports {
valid out LED }];
set_property -dict { PACKAGE PIN T10
                                      IOSTANDARD LVCMOS33 } [get ports {
CATH[0] }]; #IO_L24N_T3_A00_D16_14 Sch=ca
set_property -dict { PACKAGE_PIN R10 IO
                                      IOSTANDARD LVCMOS33 } [get ports {
CATH[1] }]; #IO 25 14 Sch=cb
set property -dict { PACKAGE PIN K16
                                       IOSTANDARD LVCMOS33 } [get ports {
CATH[2] }]; #IO 25 15 Sch=cc
set property -dict { PACKAGE PIN K13
                                       IOSTANDARD LVCMOS33 } [get ports {
CATH[3] }]; #IO L17P T2 A26 15 Sch=cd
set property -dict { PACKAGE PIN P15
                                       IOSTANDARD LVCMOS33 } [get ports {
CATH[4] }]; #IO_L13P_T2_MRCC_14 Sch=ce
set_property -dict { PACKAGE_PIN T11
                                       IOSTANDARD LVCMOS33 } [get ports {
IOSTANDARD LVCMOS33 } [get ports {
CATH[6] }]; #IO_L4P_T0_D04_14 Sch=cg
                                       IOSTANDARD LVCMOS33 } [get ports { AN[0]
set property -dict { PACKAGE PIN J17
}]; #IO_L23P_T3_FOE_B_15 Sch=an[0]
set_property -dict { PACKAGE_PIN J18
                                       IOSTANDARD LVCMOS33 } [get ports { AN[1]
}]; #IO_L23N_T3_FWE_B_15 Sch=an[1]
set_property -dict { PACKAGE PIN T9
                                       IOSTANDARD LVCMOS33 } [get ports { AN[2]
}]; #IO_L24P_T3_A01_D17_14 Sch=an[2]
set_property -dict { PACKAGE PIN J14
                                       IOSTANDARD LVCMOS33 } [get ports { AN[3]
}]; #IO L19P T3 A22 15 Sch=an[3]
set_property -dict { PACKAGE PIN P14
                                       IOSTANDARD LVCMOS33 } [get ports { AN[4]
}]; #IO L8N T1 D12 14 Sch=an[4]
set property -dict { PACKAGE PIN T14
                                       IOSTANDARD LVCMOS33 } [get ports { AN[5]
}]; #IO L14P T2 SRCC 14 Sch=an[5]
set property -dict { PACKAGE PIN K2
                                       IOSTANDARD LVCMOS33 } [get ports { AN[6]
}]; #IO L23P T3 35 Sch=an[6]
set_property -dict { PACKAGE PIN U13
                                       IOSTANDARD LVCMOS33 } [get ports { AN[7]
}]; #IO L23N T3 A02 D18 14 Sch=an[7]
```

Листинг 2.12 – Второй файл проектных ограничений

```
create clock -add -name clk pin -period 10.00 -waveform {0 5} [get ports { clk
set property -dict { PACKAGE PIN E3 IOSTANDARD LVCMOS33 } [get ports { clk }]
set property -dict { PACKAGE PIN H17
                                       IOSTANDARD LVCMOS33 } [get ports {
valid_out_LED }];
set property -dict { PACKAGE PIN T10
                                       IOSTANDARD LVCMOS33 } [get ports {
CATH[0] }]; #IO_L24N_T3_A00_D16_14 Sch=ca
set property -dict { PACKAGE PIN R10
                                       IOSTANDARD LVCMOS33 } [get ports {
CATH[1] }]; #IO 25 14 Sch=cb
set property -dict { PACKAGE PIN K16
                                       IOSTANDARD LVCMOS33 } [get ports {
CATH[2] }]; #IO 25 15 Sch=cc
set property -dict { PACKAGE PIN K13
                                       IOSTANDARD LVCMOS33 } [get ports {
CATH[3] }]; #IO L17P T2 A26 15 Sch=cd
set property -dict { PACKAGE PIN P15
                                       IOSTANDARD LVCMOS33 } [get ports {
CATH[4] }]; #IO_L13P_T2_MRCC_14 Sch=ce
set_property -dict { PACKAGE_PIN T11
                                       IOSTANDARD LVCMOS33 } [get ports {
CATH[5] }]; #IO L19P T3 A10 D26 14 Sch=cf
set_property -dict { PACKAGE PIN L18
                                       IOSTANDARD LVCMOS33 } [get ports {
CATH[6] }]; #IO L4P T0 D04 14 Sch=cg
set_property -dict { PACKAGE PIN J17
                                       IOSTANDARD LVCMOS33 } [get ports { AN[0]
}]; #IO L23P T3 FOE B 15 Sch=an[0]
set property -dict { PACKAGE PIN J18
                                       IOSTANDARD LVCMOS33 } [get ports { AN[1]
}]; #IO L23N T3 FWE B 15 Sch=an[1]
set property -dict { PACKAGE PIN T9
                                       IOSTANDARD LVCMOS33 } [get ports { AN[2]
}]; #IO L24P T3 A01 D17 14 Sch=an[2]
set property -dict { PACKAGE PIN J14
                                       IOSTANDARD LVCMOS33 } [get ports { AN[3]
}]; #IO L19P T3 A22 15 Sch=an[3]
set property -dict { PACKAGE PIN P14
                                       IOSTANDARD LVCMOS33 } [get ports { AN[4]
}]; #IO L8N T1 D12 14 Sch=an[4]
set property -dict { PACKAGE PIN T14
                                       IOSTANDARD LVCMOS33 } [get ports { AN[5]
}]; #IO L14P T2 SRCC 14 Sch=an[5]
set property -dict { PACKAGE PIN K2
                                       IOSTANDARD LVCMOS33 } [get ports { AN[6]
}]; #IO L23P T3 35 Sch=an[6]
set property -dict { PACKAGE PIN U13
                                       IOSTANDARD LVCMOS33 } [get ports { AN[7]
}]; #IO L23N T3 A02 D18 14 Sch=an[7]
```

2.2 Файл с описанной программой на языке Tcl и результаты работы

На листинге 2.13 представлен полный код tcl файла. Далее идет разбор его работы и объяснение команд.

Листинг 2.13 – Код на языке Tcl

```
set project name prac 4
set project found [llength [get projects $project name] ]
if {$project found > 0} close_project
set origin dir [file dirname [info script]]
cd $origin dir
set path $origin dir/$project name/$project name
# Создание проекта
create project $project name $project name -force -part xc7a100tcsg324-1
# Добавление файлов дизайна
file mkdir $path.srcs/designs
set design file list [list seven seg.v fsm div.v clk div.v top fsm div.v
filter.v vio_top_fsm div.v ]
foreach s $design file list {
      file copy $origin dir/${s} ${path}.srcs/designs/${s}
     add files -fileset sources 1 -norecurse ${path}.srcs/designs/${s}
# Добавление файлов тестового окружения
file mkdir $path.srcs/testbenches
set test name list [ list test seven seg test fsm div test clk div test filter
test top fsm div ]
# Формирование ассоциативного массива формата (тестовый модуль - список файлов
дизайнов для тестирования)
set test_set_designs(test_seven_seg) [ list seven_seg.v ]
set test_set_designs(test_fsm_div) [ list fsm_div.v ]
set test_set_designs(test_clk_div) [ list clk_div.v ]
set test_set_designs(test_filter) [ list filter.v ]
set test_set_designs(test_top_fsm_div) [ list top_fsm_div.v fsm_div.v clk_div.v
top fsm div.v filter.v seven seg.v ]
# Создание и настройка сета симуляции для каждого тестового модуля
foreach s $test name list {
    # Создание сета симуляции
    set set name ${s} set
    file mkdir ${path}.srcs/testbenches/${set name}
    create fileset -simset $set name
    set property SOURCE SET {} [ get filesets $set name ]
    # Добавления модулей дизайна в сет
    set designs $test set designs(${s})
    foreach design $designs {
        add files -fileset $set name -norecurse ${path}.srcs/designs/$design
    # Добавление тестового модуля в сет
    file copy $origin dir/${s}.v ${path}.srcs/testbenches/${set name}/${s}.v
    add files -fileset $set name ${path}.srcs/testbenches/${set name}/${s}.v
    set property TOP ${s} [get filesets ${set name}]
```

```
# Удаление сета симуляции по умолчанию
current fileset -simset [ get filesets test seven seg set ]
delete fileset [ get filesets sim 1 ]
file delete -force $path.srcs/sim 1
# Создание сетов для файлов проектных ограничений
create_fileset -constrset fsm_with vio set
create_fileset -constrset fsm_set
# Ассоциативный массив с указанием модуля верхнего уровня
# для каждого сета проектных ограничений
array set constrset top module {
   fsm with vio set vio top fsm div
    fsm set top fsm div
# Удаление сета проектных ограничений по умолчанию
set property constrset fsm with vio set [get runs synth 1]
set property constrset fsm with vio set [get runs impl 1]
delete fileset [ get filesets constrs 1 ]
file delete -force $path.srcs/constrs 1
# Добавление файлов проектных ограничений в проект
file mkdir $path.srcs/constrs/fsm with vio
file mkdir $path.srcs/constrs/fsm
file copy $origin dir/c fsm.xdc $path.srcs/constrs/fsm/c fsm.xdc
file copy $origin dir/c vio.xdc $path.srcs/constrs/fsm with vio/c vio.xdc
add files -fileset fsm set -norecurse $path.srcs/constrs/fsm/c fsm.xdc
add files -fileset fsm with vio set -norecurse
$path.srcs/constrs/fsm with vio/c vio.xdc
create ip -name vio -vendor xilinx.com -library ip -version 3.0 -module name
set property -dict [list \
 CONFIG.C NUM PROBE IN {3} \
 CONFIG.C NUM PROBE OUT {3} \
 CONFIG.C PROBE INO WIDTH {8} \
 CONFIG.C PROBE IN1 WIDTH {7} \
 CONFIG.C PROBE OUT2 WIDTH {4} \
] [get ips vio 0]
generate target{instantiation template}[get files$path.srcs/sources 1/ip/vio 0/v
io 0.xci"]
update compile order -fileset sources 1
generate target all [get files "$path.srcs/sources 1/ip/vio 0/vio 0.xci"]
```

```
launch runs vio 0 synth 1 -jobs 16
wait on runs vio 0 synth 1
export simulation -of objects [get files
"$path.srcs/sources 1/ip/vio 0/vio 0.xci"] -directory
"$path.ip_user_files/sim_scripts" -ip_user_files_dir "$path.ip_user_files" -
ipstatic_source_dir "$path.ip_user_files/ipstatic" -lib_map_path [list
{modelsim="$path.cache/compile simlib/modelsim"}
{questa="$path.cache/compile_simlib/questa"}
{riviera="$path.cache/compile_simlib/riviera"}
{activehdl="$path.cache/compile simlib/activehdl"}] -use ip compiled libs -force
-quiet
# Симуляция на разных наборах (simulation sets)
foreach t set [ get filesets test* ] {
   current fileset -simset $t set
    file mkdir $origin dir/$project name/sim output/${t set}
    # Команда сбрасывает время симуляции
    set property -name xsim.simulate.runtime -value 0 -objects [get filesets
${t set}]
    launch simulation
    # Запуск симуляции на 7000us и перенаправление вывода из TCL-консоли в файл
    restart
    run 7000us > "$origin dir/$project name/sim output/${t set}/sim output.txt"
    close sim
# Имплементация на разных наборах (constraints set)
foreach c set [ get filesets fsm* ] {
    set property constrset $c set [get runs synth 1]
    set property constrset $c set [get runs impl 1]
    set property TOP $constrset top module($c set) [get fileset sources 1]
    reset runs synth 1
    launch runs synth 1 -jobs 16
   wait on runs synth 1
    reset run impl 1
    launch runs impl 1 -jobs 16
   wait on runs impl 1
    open run impl 1
   report timing summary -file
"$origin dir/$project name/timing summary ${c set}"
    write_checkpoint -file "$origin dir/checkpoint.dcp"
```

```
# устанавливаем название проекта
set project_name prac_4

# Если есть открытые проекты, закрыть проект
set project_found [llength [get_projects $project_name]]
if {$project_found > 0} close_project

# Получение и переход в нужные директории проекта
set origin_dir [file dirname [info script]]
cd $origin_dir
set path $origin_dir/$project_name/$project_name

# Создание проекта
create_project $project_name $project_name -force -part xc7a100tcsg324-1
```

В первых 14-и строчках (листинг 2.14) кода устанавливается имя проекта, проводится проверка на присутствие открытых проектов (если такие присутствуют, проект закрывается), переход в рабочую директорию и создание самого проекта.

Листинг 2.15

```
# Добавление файлов тестового окружения file mkdir $path.srcs/testbenches set test_name_list [ list test_seven_seg test_fsm_div test_clk_div test_filter test_top_fsm_div ]

# Формирование ассоциативного массива формата (тестовый модуль - список файлов дизайнов для тестирования) set test_set_designs(test_seven_seg) [ list seven_seg.v ] set test_set_designs(test_fsm_div) [ list fsm_div.v ] set test_set_designs(test_clk_div) [ list clk_div.v ] set test_set_designs(test_filter) [ list filter.v ] set test_set_designs(test_top_fsm_div) [ list top_fsm_div.v fsm_div.v clk_div.v top_fsm_div.v filter.v seven_seg.v ]
```

Далее в листинге 2.15 производится добавление тестовых файлов, а также создание ассоциативного массива формата «тестовый модуль - список файлов дизайнов для тестирования»

```
# Создание и настройка сета симуляции для каждого тестового модуля foreach s $test_name_list {

# Создание сета симуляции set set_name ${s}_set file mkdir ${path}.srcs/testbenches/${set_name} create_fileset -simset $set_name set_property SOURCE_SET {} [ get_filesets $set_name ]

# Добавления модулей дизайна в сет set designs $test_set_designs(${s}) foreach design $designs { add_files -fileset $set_name -norecurse ${path}.srcs/designs/$design }

# Добавление тестового модуля в сет file copy $crigin_dir/${s}.v ${path}.srcs/testbenches/${set_name}/${s}.v add_files -fileset $set_name ${path}.srcs/testbenches/${set_name}/${s}.v set_property TOP ${s} [get_filesets ${set_name}]]

}
```

В листинге 2.16 создаются сеты симуляций для каждого тестового модуля с помощью цикла foreach, который берет имена модулей из списка test_name_list.

Листинг 2.17

```
# Удаление сета симуляции по умолчанию
current fileset -simset [ get filesets test seven seg set ]
delete fileset [ get filesets sim 1 ]
file delete -force $path.srcs/sim 1
# Создание сетов для файлов проектных ограничений
create fileset -constrset fsm with vio set
create fileset -constrset fsm set
# Ассоциативный массив с указанием модуля верхнего уровня
# для каждого сета проектных ограничений
array set constrset top module {
   fsm with vio set vio top fsm div
   fsm_set top_fsm_div
# Удаление сета проектных ограничений по умолчанию
set property constrset fsm with vio set [get runs synth 1]
set property constrset fsm with vio set [get runs impl 1]
delete fileset [ get filesets constrs 1 ]
file delete -force $path.srcs/constrs 1
# Добавление файлов проектных ограничений в проект
file mkdir $path.srcs/constrs/fsm with vio
file mkdir $path.srcs/constrs/fsm
file copy $origin dir/c fsm.xdc $path.srcs/constrs/fsm/c fsm.xdc
file copy $origin dir/c vio.xdc $path.srcs/constrs/fsm_with_vio/c_vio.xdc
add files -fileset fsm set -norecurse $path.srcs/constrs/fsm/c fsm.xdc
add files -fileset fsm with vio set -norecurse
$path.srcs/constrs/fsm_with_vio/c_vio.xdc
```

В листинге 2.17 происходит удаление сетов симуляции и проектных ограничений по умолчанию, и добавление вместо них новых. Также создается массив с указанием модулей верхнего уровня

```
create ip -name vio -vendor xilinx.com -library ip -version 3.0 -module name
vio 0
set property -dict [list \
  CONFIG.C NUM PROBE IN {3} \
  CONFIG.C NUM_PROBE_OUT {3} \
  CONFIG.C_PROBE_INO_WIDTH {8} \
  CONFIG.C_PROBE_IN1_WIDTH {7} \
  CONFIG.C_PROBE_OUT2_WIDTH {4} \
] [get_ips vio_0]
generate target {instantiation template} [get files
"$path.srcs/sources 1/ip/vio 0/vio 0.xci"]
update compile order -fileset sources 1
generate target all [get files "$path.srcs/sources 1/ip/vio 0/vio 0.xci"]
catch { config ip cache -export [get ips -all vio 0] }
export ip user files -of objects [get files
"$path.srcs/sources 1/ip/vio 0/vio 0.xci"] -no script -sync -force -quiet
create ip run [get files -of objects [get fileset sources 1]
"$path.srcs/sources 1/ip/vio 0/vio 0.xci"]
launch runs vio 0 synth 1 -jobs 16
wait on runs vio_0_synth_1
export_simulation -of_objects [get_files
"$path.srcs/sources_1/ip/vio_0/vio_0.xci"] -directory
"$path.ip_user_files/sim_scripts" -ip_user_files_dir "$path.ip_user_files" -ipstatic_source_dir "$path.ip_user_files/ipstatic" -lib_map_path [list
{modelsim="$path.cache/compile simlib/modelsim"}
{questa="$path.cache/compile simlib/questa"}
{riviera="$path.cache/compile_simlib/riviera"}
{activehdl="$path.cache/compile simlib/activehdl"}] -use ip compiled libs -
force -quiet
```

В листинге 2.18 создается создание IP-ядра VIO.

Листинг 2.19

```
# Симуляция на разных наборах (simulation sets)
foreach t_set [ get_filesets test* ] {
    current_fileset -simset $t_set
    file mkdir $origin_dir/$project_name/sim_output/${t_set}
    # Команда сбрасывает время симуляции
    set_property -name xsim.simulate.runtime -value 0 -objects [get_filesets
${t_set}]
    launch_simulation
    # Запуск симуляции на 7000из и перенаправление вывода из ТСL-консоли в
файл
    restart
    run 7000иs >
"$origin_dir/$project_name/sim_output/${t_set}/sim_output.txt"
    close_sim
}
```

На листинге 2.19 проводится симуляция. С помощью цикла foreach для каждого сета создается папка для результатов симуляций, запускается симуляция и производится перенаправление вывода из TCL-консоли в файл.

```
# Имплементация на разных наборах (constraints set)

foreach c_set [ get_filesets fsm* ] {

    set_property constrset $c_set [get_runs synth_1]

    set_property constrset $c_set [get_runs impl_1]

    set_property TOP $constrset_top_module($c_set) [get_fileset sources_1]

    reset_runs synth_1

    launch_runs synth_1 -jobs 16

    wait_on_runs synth_1

    reset_run impl_1

    launch_runs impl_1 -jobs 16

    wait_on_runs impl_1

    open_run impl_1

    report_timing_summary -file

"$origin_dir/$project_name/timing_summary_${c_set}"

        write_checkpoint -file "$origin_dir/checkpoint.dcp"
}
```

На листинге 2.20 происходит аналогичный процесс, только с имплементацией.

Результатом работы данного кода стало создание проекта, также программой были проведены тесты, результаты которых были записаны в директории sim_output (Рисунок 2.1). Программа провела все тесты и записала итоговый результат в соответствующие файлы (Рисунок 2.2 – 2.5). Были проведены синтез и имплементация на каждом наборе файлов проектных ограничений. Результаты были записаны во временную сводку (Рисунок 2.6 – 2.9).[5]

| test_clk_div_set | 06.04.2025 18:10 | File folder |
|----------------------|------------------|-------------|
| test_filter_set | 06.04.2025 18:10 | File folder |
| test_fsm_div_set | 06.04.2025 18:10 | File folder |
| test_seven_seg_set | 06.04.2025 18:10 | File folder |
| test_top_fsm_div_set | 06.04.2025 18:10 | File folder |

Рисунок 2.1 – Директория sim_output

```
ожидаемый результат: о
Фактический результат: 0
[445000]: Тест 8 пройден.
[445000]: Тест 9. а / b при |a| > |b|, а > 0, b < 0
Входные данные: a = 5, b = -2
Ожидаемый результат: -2
Фактический результат: -2
[505000]: Тест 9 пройден.
[505000]: Tect 10. a / b при |a| < |b|, a > 0, b < 0
Входные данные: a = 1, b = -6
Ожидаемый результат: 0
Фактический результат: 0
[565000]: Тест 10 пройден.
[565000]: Тест 11. a / b при |a| > |b|, a < 0, b > 0
Входные данные: a = -8, b = 2
Ожидаемый результат: -4
Фактический результат: -4
[625000]: Тест 11 пройден.
[625000]: Tect 12. a / b при |a| < |b|, a < 0, b > 0
Входные данные: a = -3, b = 5
Ожидаемый результат: 0
Фактический результат: 0
[685000]: Тест 12 пройден.
Результаты тестирования:
Тест 1 пройден.
Тест 2 пройден.
Тест 3 пройден.
Тест 4 пройден.
Тест 5 пройден.
Тест 6 пройден.
Тест 7 пройден.
Тест 8 пройден.
Тест 9 пройден.
Тест 10 пройден.
Тест 11 пройден.
Тест 12 пройден.
Пройдено тестов: 12/12
```

Рисунок 2.2 – Файл результата симуляции

```
Фактические сигналы на линии анодов (после применения аноднои маски): <u>тттттт</u>тт
Текущий анод: 3
Ожидаемые сигналы на линии катодов (САТН): 0001110
Фактические сигналы на линии катодов (САТН): 0001110
Ожидаемые сигналы на линии анодов (ДО применения анодной маски): 11110111
Фактические сигналы на линии анодов (ДО применения анодной маски): 11110111
Ожидаемые сигналы на линии анодов (ПОСЛЕ применения анодной маски): 11111111
Фактические сигналы на линии анодов (ПОСЛЕ применения анодной маски): 11111111
Текущий анод: 4
Ожидаемые сигналы на линии катодов (САТН): 0001110
Фактические сигналы на линии катодов (САТН): 0001110
Ожидаемые сигналы на линии анодов (ДО применения анодной маски): 11101111
Фактические сигналы на линии анодов (ДО применения анодной маски): 11101111
Ожидаемые сигналы на линии анодов (ПОСЛЕ применения анодной маски): 11101111
Фактические сигналы на линии анодов (ПОСЛЕ применения анодной маски): 11101111
Текущий анод: 5
Ожидаемые сигналы на линии катодов (САТН): 0001110
Фактические сигналы на линии катодов (САТН): 0001110
Ожидаемые сигналы на линии анодов (ДО применения анодной маски): 11011111
Фактические сигналы на линии анодов (ДО применения анодной маски): 11011111
Ожидаемые сигналы на линии анодов (ПОСЛЕ применения анодной маски): 11111111
Фактические сигналы на линии анодов (ПОСЛЕ применения анодной маски): 11111111
Текущий анод: 6
Ожидаемые сигналы на линии катодов (САТН): 0001110
Фактические сигналы на линии катодов (САТН): 0001110
Ожидаемые сигналы на линии анодов (ДО применения анодной маски): 10111111
Фактические сигналы на линии анодов (ДО применения анодной маски): 10111111
Ожидаемые сигналы на линии анодов (ПОСЛЕ применения анодной маски): 10111111
Фактические сигналы на линии анодов (ПОСЛЕ применения анодной маски): 10111111
Текущий анод: 7
Ожидаемые сигналы на линии катодов (САТН): 0001110
Фактические сигналы на линии катодов (САТН): 0001110
Ожидаемые сигналы на линии анодов (ДО применения анодной маски): 01111111
Фактические сигналы на линии анодов (ДО применения анодной маски): 01111111
Ожидаемые сигналы на линии анодов (ПОСЛЕ применения анодной маски): 01111111
Фактические сигналы на линии анодов (ПОСЛЕ применения анодной маски): 01111111
[1355000]: Результаты тестирования:
1. Тест на отображение пройден успешно для всех возможных вариантов цифр.
2. Тест работы динамической индикации пройден успешно.
3. Тест анодной маски пройден успешно.
Пройдено тестов: 3/3.
```

Рисунок 2.3 – Файл результата симуляции модуля управления индикаторами




Рисунок 2.4 – Значения задержек по Setup и Hold для набора проектных ограничений без vio с частотой 100 МГц

| | Timing Summary | | | | | | | | | | |
|----------|----------------|-------------------|-------------|-----|---------|---------|-----------------------|-----|----------|----------|------|
| WNS(| Endpoints TPWS |) TNS Failing En | | | WHS(ns) | THS(ns) | THS Failing Endpoints | | WPWS(ns) | TPWS(ns) | TPWS |
| | 498 57 | 0.000 | | 100 | 0.221 | 0.000 | | 100 | 0.500 | 0.000 | |
| All user | specified timi | ng constraints ar | e met. | | | | | | | | |
| Clock ! | | | | | | | | | | | |
| Clock | Waveform(ns) | Period(ns) | Frequency(M | | | | | | | | |
| clk_pin | {0.000 4.000} | 5.000 | 200.000 | | | | | | | | |

Рисунок 2.7 – Значения задержек по Setup и Hold для набора проектных ограничений без vio с частотой 200 МГц

| Design Timing | Summary | | | | | | | | | | |
|---------------|---------|-----------------------|---------------------|---------|---------|-----------------------|---------------------|----------|----------|------------------------|----------------------|
| WNS(ns) | TNS(ns) | TNS Failing Endpoints | TNS Total Endpoints | WHS(ns) | THS(ns) | THS Failing Endpoints | THS Total Endpoints | WPWS(ns) | TPWS(ns) | TPWS Failing Endpoints | TPWS Total Endpoints |
| 4.609 | 0.000 | | 2253 | 0.103 | 0.000 | | 2237 | 3.750 | 0.000 | | 1201 |
| | | constraints are met. | | | | | | | | | |
| | | | | | | | | | | | |
| Clock Summary | | | | | | | | | | | |

Рисунок 2.8 – Значения задержек по Setup и Hold для набора проектных ограничений с vio с частотой 100 МГц

| Design Jiming | Summary | | | | | | | | |
|--------------------------------|---|--------------------|---------------------|----------------|------------------|-------------------|---|----------|---------------|
| WNS(ns) Failing Endpoint | TNS(ns) TNS Fails s TPWS Total Endpo | oints | | WHS(ns) | | ing Endpoints THS | | WPWS(ns) | TPWS(ns) TPWS |
| 0.924 11 | 0.000 1201 | | 2253 | 0.303 | 0.000 | 0 | 2237 | -0.250 | -6.000 |
| All user specific | ed timing constrain | nts are met. | | | | | | | |
| Clock Summary | | | | | | | | | |
| Clock clk_pin dbg_hub/inst/BSC | ANID.u_xsdbm_id/SW | ETCH_N_EXT_BSCAN.E | scan_inst/SERIES7_B | SCAN.bscan_in: | Waveform(ns) | | Frequency(MHz) 200.000 30.303 | | |

Рисунок 2.9 – Значения задержек по Setup и Hold для набора проектных ограничений с vio с частотой 200 МГц

Программа успешно завершила свою работу, результаты временных задержек были выведены в соответствующие файлы.

ЗАКЛЮЧЕНИЕ

Таким образом, в данной практической работе был создан файл Tcl, в котором присутствует реализация создания нового проекта с исходными модулями, тестовыми модулями и файлом проектных ограничений, запуск симуляции, синтеза и имплементации на наборах тестов и файлов проектных ограничений. Синтез и имплементация была проведена без и с использованием IP-ядра VIO, с вариациями частот, равными 100 и 200 МГц. Полученный результаты были сохранены в соответствующие файлы.

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

- 1. Методические указания по ПР № 4 URL: https://online-edu.mirea.ru/mod/resource/view.php?id=405132.
- 2. Смирнов С.С. Информатика [Электронный ресурс]: Методические указания по выполнению практических и лабораторных работ / С.С. Смирнов М., МИРЭА Российский технологический университет, 2018. 1 электрон. опт. диск (CD-ROM).
- 3. Тарасов И.Е. ПЛИС Xilinx. Языки описания аппаратуры VHDL и Verilog, САПР, приемы проектирования. М.: Горячая линия Телеком, 2021. 538 с.: ил.
- 4. Антик М.И. Дискретная математика [Электронный ресурс]: Учебное пособие / Антик М.И., Казанцева Л.В. М.: МИРЭА Российский технологический университет, 2018 1 электрон. опт. диск (CD-ROM).
- 5. Практическая работа № 3 URL: https://online-edu.mirea.ru/pluginfile.php?file=%2F1225652%2Fassignsubmission_file%2Fsubmission_files%2F3439663%2FПрактика-3.pdf&forcedownload=1