

Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie WYDZIAŁ ELEKTROTECHNIKI, AUTOMATYKI, INFORMATYKI I INŻYNIERII BIOMEDYCZNEJ

KATEDRA INFORMATYKI STOSOWANEJ

Praca dyplomowa inżynierska

Implementacja maszyny wirtualnej dla funkcyjnych języków programowania wspierających przetwarzanie współbieżne.

Implementation of a virtual machine for functional programming languages with support for concurrent computing.

Autor: Kajetan Rzepecki Kierunek studiów: Informatyka

Opiekun pracy: dr inż. Piotr Matyasik

Oświadczam, świadomy odpowiedzialności karnej za poświadczenie nieprawdy, że niniejszą pracę dyplomową wykonałem osobiście i samodzielnie i nie korzystałem ze źródeł innych niż wymienione w pracy.

Serdecznie dziękuję Lucynie za cierpliwość i wsparcie podczas tworzenia pracy.

Spis treści

1.	Mod	Model przetwarzania współbieżnego				
	1.1.	Implementacja symetrycznego multiprocessingu	7			
	1.2.	Harmonogramowanie procesów	1(
	1.3.	Implementacja Modelu Aktorowego	1(
	1.4.	Implementacja przesyłania wiadomości	11			

6 SPIS TREŚCI

1. Model przetwarzania współbieżnego

Niniejsza sekcja opisuje implementację modelu przetwarzania współbieżnego zastosowanego w maszynie wirtualej ThesisVM. Model ten przewiduje wykorzystanie symetrycznego multiprocessingu oraz implementację Modelu Aktorowego interakcji mikroprocesów. Wstępny opis wybranego modelu zawarto w sekcji ??.

Model Aktorowy [?] został wybrany przez wzgląd na jego relatywne nieskomplikowanie i wielką ekspresywność, zwłaszcza w kontekście funkcyjnych języków programowania. Model ten zakłada istnienie autonomicznych *aktorów*, którzy porozumiewają się za pomocą przekazywanych asynchronicznie *wiadomości*, co bardzo łatwo można przetłumaczyć na istnienie wielu działających konkurencyjnie mikroprocesów.

Każdy mikroproces po otrzymaniu wiadomości może na nie reagować poprzez zmianę swojego wewnętrznego zachowania, wygenerowanie skończonej liczby nowych wiadomości, wysyłanych konkurencyjnie do innych mikroprocesów, lub poprzez stworzenie skończonej liczby nowych aktorów - uruchomienie dodatkowych mikroprocesów ThesisVM. Dokładny opis założeń Modelu Aktorowego został zawarty w [?].


1.1. Implementacja symetrycznego multiprocessingu

Implementacja wykorzystuje wątki systemu operacyjnego, na którym uruchomiona jest maszyna wirtualna ThesisVM w celu zrównoleglenia działania wielu interpreterów kodu bajtowego. Rysunek 1.1 zawiera schematyczną reprezentację struktury symetrycznych multiprocesorów (SMP).

SMP komunikują się ze sobą poprzez wiadomości kontrolne przekazywane za pośrednictwem kolejki wiadomości MSGq, efektywnie wykorzystując Model Aktorowy. Implementacja taka jest więc bardzo skalowalna i umożliwia dowolną zmianę ilość uruchomionych jednostek także podczas działania maszyny wirtualnej.

Obecnie wiadomości kontrolne wykorzystywane są przy tworzeniu nowych mikroprocesów, ale implementacja może zostać w przyszłości rozszerzona w celu umożliwienia stosowania zaawansowanych algorytmów równoważenia obciążenia, strategii uruchomie-

niowych mikroprocesów a także propagacji i kolekcji danych diagnostycznych działania symetrycznych multiprocesorów. Więcej informacji o przyszłych kierunkach rozwoju projektu zostało zawarte w sekcji ??.



Rysunek 1.1: Schemat symetrycznego multiprocesingu ThesisVM.

Każdy z symetrycznych multiprocesorów (SMP) zarządza szeregiem struktur danych wykorzystywanych do przechowywania kontekstów mikroprocesów oraz harmonogramowania (ang. *scheduling*) ich interpretacji (rysunek ref:fig:tvm-smp).


Struktury te to kolejki priorytetowe zaimplementowane w oparciu o, gwarantujące logarytmiczną złożoność wszystkich operacji, **drzewa czerwono-czarne**:

- RUNq kolejka ustalającą kolejność uruchamiania aktywnych mikroprocesów,
- WAITq kolejka przechowująca mikroprocesy będące w uśpieniu, ułatwiająca ustalenie kolejności ich powrotu do działania.

SMP działają według uproszczonego algorytmu zaprezentowanego na diagramie 1.2. Po starcie maszyny wirtualnej wszystkie SMP przechodzą do fazy obsługiwania wiadomości kontrolnych, dispatch. Podczas tej fazy wiadomości otrzymane asynchronicznie przez SMP są analizowane i obsługiwane tak szybko, jak to tylko możliwe.

Następną fazą jest faza wake, której zadaniem jest przywrócenie uśpionych mikroprocesów do ponownego działania. Wykorzystuje ona kolejkę WAITq, dzięki czemu ustalenie, czy istnieją mikroprocesy gotowe do przebudzenia mogło zostać zrealizowane w czasie logarytmicznym poprzez analizę wartości skrajnie lewego poddrzewa reprezentacji kolejki, gdzie znajduje się element najmniejszy.

Jeśli jakiekolwiek mikroprocesy zostały przebudzone i tym samym przeniesione do kolejki RUNq, następuje faza ich harmonogramowania - schedule. Faza ta ustala kolejność uruchamiania i interpretacji kodu poszczególnych mikroprocesów i została szczegółowo opisana w następnej sekcji. Jeśli żaden mikroproces nie oczekuje na uruchomienie SMP wraca do pierwszej fazy oczekując na nowe wiadomości kontrolne.



Rysunek 1.2: Algorytm postępowania symetrycznych multiprocesorów ThesisVM.


Po ustaleniu mikroprocesu gotowego do uruchomienia następuje faza interpretacji jego kodu - interpret. Faza ta jest ograniczona czasowo (ang. time-based scheduling) a czas jej trwania zależy od obecnego obciążenia SMP. Alternatywnym rozwiązaniem jest ograniczenie maksymalnej ilości kroków interpretera kodu bajtowego (ang. work-based scheduling).

Ostatnia faza, **reschedule** polega na wywłaszczeniu mikroprocesu i przeniesieniu go do jednej z kolejek RUNq lub WAITq w zależności od efektów jego działania. Po tej fazie następuje koniec cyklu i symetryczny multiprocesor ponownie przechodzi do fazy obsługiwania wiadomości kontrolnych.

1.2. Harmonogramowanie procesów

Najważniejszą fazą opisanego w poprzedniej sekcji algorytmu jest faza harmonogramowania procesów. W celu ustalenia kolejności mikroprocesów wykorzystanie został algorytm **Completely Fair Scheduling**, który jest stosowany między innymi w jądrze systemu Linux od wersji 2.6.23.

- Opisać algorytm Completely Fair Scheduler. [?]




Rysunek 1.3: Schemat rejestrów wymaganych przez usprawnienia hanmonogramowania SMP.

- Opisać implementację i wykorzystanie RUNq.
- Opisać implementację prymitywu sleep oraz WAITq.
- Opisać wady możliwe usprawnienia (load-balancing i dzielenie zużycia).

1.3. Implementacja Modelu Aktorowego


- Opisać powstawanie procesów i prymityw spawn.
- Opisać implementację prymitywów send oraz recv.
- Opisać logiczną autonomiczność procesów (brak mutacji = inne procesy nie mogą ingerować).
- Opisać sposób porozumiewania się procesów (kolejki nieblokujące). [?, ?]
- Opisać zmiany wprowadzone w stanie maszyny wirtualnej (dodatkowe rejestry).



Rysunek 1.4: Schemat rejestrów wymaganych przez implementację Modelu Aktorowego.

1.4. Implementacja przesyłania wiadomości

- Opisać implementację kolejek nieblokujących (+ weryfikacja poprawności). [?, ?]
- Opisać wykorzystanie CAS i problem ABA.



Rysunek 1.5: Schemat działania przesyłania wiadomości.

- Opisać krótko wady i możliwe usprawnienia zastosowanego rozwiązania (dynamic size, wait-free, optimistic FIFO). [?, ?, ?]
- Opisać krótko alternatywne podejścia (synchroniczne przekazywanie wiadomości kanały, locki/mutexy/semafory).
- Opisać sposób pobierania wiadomości z kolejki i jego możliwe usprawnienia (patternmatching).