
Circuitos Lógicos:

Máquina de estados, contador 4 Bits e 8 bits em VHDL



Questão 2:

Implemente em VHDL um contador com de 4 bits crescente/descrescente, com o sentido controlado por um sinal UP_DN e cuja contagem pode ser suspensa pelo sinal de HOLD. O contador gera uma saída RCO toda vez que houver "overflow" ou "underflow" na contagem e deve ter ainda um sinal de CLR assíncrono para zerar a saída. Implemente um arquivo de testes (TESTBENCH) em VHDL para verificar o funcionamento do seu projeto. Simule com GHDL e GTKWAVE e apresente um relatório com os arquivos em VHDL e os resultados da simulação obtidos. Adicionalmente, apresente o código completo em VHDL de um contador de 8 bits utilizando PORT MAP e referenciando duas instâncias do contador de 4 bits já projetado.

```
library IEEE;

use IEEE.STD_LOGIC_1164.ALL;

use ieee.numeric_std.all;

entity contador_binario IS

port (CLK, CLR, UP_DN, HOLD : in std_logic;

Q : out std_logic_vector(3 downto 0);

RCO : out std_logic);

end contador_binario;

24
```

A arquitetura da entidade


```
architecture Behavior of contador binario is
    signal COUNTER : unsigned(3 downto 0) :="0000";
    process(CLK, CLR)
        if (CLR = '1') then
            COUNTER <= "0000";
            if(rising_edge(CLK)) then
                if (HOLD = '0') then
                    if (UP DN = '0') then
                        COUNTER <= COUNTER +1;
                        if (COUNTER = "1111") then
                            RCO <= '1';
                        end if:
                        COUNTER <= COUNTER -1;
                        if (COUNTER = "0000") then
                            RCO <= '1';
                        end if:
                    end if:
                end if;
                if (CLK = '0') then
                    RCO <= '0':
                end if;
            end if:
        end if:
    end process;
    0 <= std logic vector(COUNTER);</pre>
end architecture Behavior;
```


Testbench: componente e port map

```
library IEEE;
15
     use IEEE.STD LOGIC 1164.ALL;
16
     use ieee.numeric std.all;
17
     entity contador binario TB is
     end entity contador binario TB;
21
22
     architecture TB of contador binario TB is
23
          signal CLK, CLR, UP DN, HOLD, RCO : std logic :='0';
24
         signal Q : std logic vector(3 downto 0) :="0000";
25
         component contador binario
27
              port (CLK, CLR, UP DN, HOLD : in std logic;
             Q : out std_logic_vector(3 downto 0);
              RCO : out std logic);
         end component;
32
         begin
         DUT : contador binario port map (CLK => CLK,
              CLR => CLR, UP DN => UP DN, HOLD => HOLD,
             Q \Rightarrow Q, RCO \Rightarrow RCO);
```


Os processos do testbench

```
clock : process
             CLK <= '0';
             wait for 10 ns;
             CLK <= '1';
             wait for 10 ns;
         end process:
         inputCLR : process
             wait for 500 ns;
             CLR <= '1';
             wait for 20 ns;
             CLR <= '0';
         end process;
         inputHOLD : process
             wait for 1000 ns;
             HOLD <= '1';
             wait for 200 ns;
             HOLD <= '0';
         end process:
         inputUP DN : process
             UP DN <= '0';
            wait for 1500 ns;
             UP_DN <= '1';
             wait for 1500 ns;
         end process:
     end architecture TB;
71
```





Construção no LogiSim-Evolution



Contador de 8 bits


```
library IEEE;
16
     use IEEE.STD LOGIC 1164.ALL;
17
     use ieee.numeric std.all;
18
19
20
     entity contador binarioV2 is
21
         port (CLK, CLR, UP_DN, HOLD : in std logic;
22
         Q : out std logic vector(7 downto 0);
23
         RCO : out std logic);
24
     end entity contador binarioV2;
25
26
     architecture Behavior of contador binarioV2 is
27
28
         component contador binario
29
              port (CLK, CLR, UP_DN, HOLD : in std_logic;
             Q : out std logic vector(3 downto 0);
30
31
             RCO : out std logic);
32
         end component:
33
         signal RCO1, RCO2, CONNECT : std logic :='0';
34
         signal QTEMP : std_logic vector(7 downto 0) :="000000000";
35
36
```


Contador de 8 bits

```
begin
          DUT1 : contador binario port map (CLK => CLK,
40
          CLR => CLR, UP DN => UP DN, HOLD => HOLD,
41
          Q => QTEMP(3 downto 0), RCO => RCO1);
42
43
          DUT2 : contador binario port map (CLK => CONNECT,
          CLR => CLR, UP DN => UP DN, HOLD => HOLD,
44
45
          0 \Rightarrow OTEMP(7 downto 4), RCO \Rightarrow RCO2);
47
          carry : process(CLK, QTEMP)
          begin
              if (UP\ DN = '1') then
                  CONNECT <= QTEMP(3);
52
              else
                  CONNECT <= not QTEMP(3);
54
              end if:
          end process:
          Q \leftarrow QTEMP;
          RCO <= RCO1 and RCO2;
     end architecture Behavior ;
```

Testbench do contador de 8 bits

```
clock: process
      library IEEE;
     use IEEE.STD LOGIC 1164.ALL;
17
                                                                                       CLK <= '0';
     use ieee.numeric std.all;
                                                                                       wait for 10 ns;
                                                                                       CLK <= '1';
                                                                                       wait for 10 ns;
      entity contador binarioV2 TB is
                                                                                    end process:
      end entity contador binarioV2 TB;
      architecture TB of contador binarioV2 TB is
                                                                                       wait for 20000 ns;
                                                                                       CLR <= '1';
                                                                                       wait for 20 ns;
          component contador binarioV2
                                                                                       CLR <= '0';
              port (CLK, CLR, UP DN, HOLD : in std logic;
                                                                                    end process;
              Q : out std logic vector(7 downto 0);
                                                                                    inputHOLD : process
              RCO : out std logic);
          end component:
                                                                                       wait for 35000 ns;
                                                                                       HOLD <= '1';
                                                                                       wait for 500 ns;
          signal CLK, CLR, UP DN, HOLD, RCO : std logic :='0';
                                                                                       HOLD <= '0';
          signal Q : std_logic_vector(7 downto 0) := "000000000";
                                                                                    end process:
32
                                                                                    inputUP DN : process
          begin
                                                                                       UP DN <= '0';
                                                                                       wait for 50000 ns;
          DUT3 : contador binarioV2 port map (CLK => CLK,
                                                                                       UP_DN <= '1';
          CLR => CLR, UP DN => UP DN, HOLD => HOLD.
                                                                                       wait for 50000 ns:
                                                                                    end process;
          0 \Rightarrow 0, RCO \Rightarrow RCO);
                                                                                end architecture TB;
```





Questão 1:

"Implemente em VHDL uma máquina de estados finitos, utilizando o modelo de Moore, que atua como um detector de sequências "1011". Seu projeto DEVE detectar sequências sobrepostas. Suponha que a entrada seja denominada X, a saída seja denominada Z e que um sinal de reset (RST) reinicia a máquina de uma forma assíncrona. A construção VHDL ENTITY é fornecida. Escreva a construção VHDL ARCHITECTURE correspondente para implementar a FSM. Implemente com flip-flops acionados na transição positiva. Implemente um arquivo de testes (TESTBENCH) em VHDL para verificar o funcionamento do seu projeto. Simule com GHDL e GTKWAVE e apresente um relatório com os arquivos em VHDL e os resultados da simulação obtidos."

```
library ieee;

use ieee.std_logic_1164.all;

use ieee.numeric_std.all;

Biblioteca numeric_std para

entity detector is a utilização do tipo Integer

port (X : in std_logic;

CLK : in std_logic;

RST : in std_logic;


Z : out std_logic;

STATE : out integer --Adicionado para observação

);

end detector;
```

A arquitetura da entidade



O Testbench

```
library ieee;
                                                                                                      input_X : process
use ieee.std logic 1164.all;
                                                                                                          wait for 100 ns;
                                                                                                         X <= '1';
use ieee.numeric std.all;
                                                                                                         wait for 20 ns;
                                                                                                         X <= '1';
                                                                                                         wait for 20 ns;
entity detector tb is
                                                                                                         X <= '1';
end entity detector tb;
                                                                                                         wait for 20 ns;
                                                                                                         X <= '0';
                                                                                                         wait for 20 ns;
architecture TB of detector tb is
                                                                                                         X <= '0';
                                                                                                         wait for 20 ns:
                                                                                                         X <= '0';
    component detector
                                                                                                         wait for 20 ns;
                                                                                                         X <= '1';
         port (X : in std_logic;
                                                                                                         wait for 20 ns;
        CLK : in std logic;
                                                                                                         X <= '0';
                                                                                                         wait for 20 ns;
        RST : in std logic;
                                                                                                         X <= '1';
        Z : out std logic;
                                                                                                         wait for 20 ns;
                                                                                                         X <= '1';
        STATE : out integer
                                --Adicionado para observação
                                                                                                         wait for 20 ns;
                                                                                                         X <= '1';
                                                                                                         wait for 20 ns:
    end component;
                                                                                                         X <= '0':
                                                                                                         wait for 20 ns;
                                                                                                         X <= '1';
    signal X, CLK, RST, Z: std logic :='0';
                                                                                                         wait for 20 ns;
    signal STATE : integer := 1;
                                                                                                         X <= '1';
                                                                                                         wait for 20 ns;
                                                                                                         X <= '0';
                                                                                                         wait for 20 ns;
                                                                                                         X <= '1';
                                                                                                         wait for 20 ns;
    DUT : detector port map (X => X, CLK => CLK,
                                                                                                         X <= '1';
                                                                                                         wait for 20 ns;
         RST => RST, Z => Z, STATE => STATE);
                                                                                                         X <= '0';
                                                                                                         wait for 20 ns;
                                                                                                         X <= '1';
                                                                                                         wait for 20 ns;
                                                                                                         X <= '0';
                                                                                                         wait for 20 ns;
        CLK <= '1';
                                                                                                         X <= '1';
                                                                                                         wait for 20 ns;
        wait for 10 ns;
                                                                                                         X <= '1';
        CLK <= '0';
                                                                                                         wait for 20 ns;
        wait for 10 ns;
    end process:
                                                                                                  end architecture TB;
```




Diagrama de estados

