Manual operativo LPC1769

Electrónica Digital 3

6 de abril de 2026

Índice

1. Unidad 1: Plataforma, arquitectura y conceptos base **2**
1.1. ARM y contexto general 2
1.2. Microcontrolador y placa usados en la materia 2
1.3. Modelo basico de trabajo en ARM 3
1.4. Caracteristicas del Cortex-M3 vistas en clase 3
1.5. ARM7TDMI, Thumb y Thumb-2 4
1.6. Buses del sistema 4
1.7. Bloques principales del LPC1769 4
1.8. Niveles de programacion 5
1.9. CMSIS 5
1.10. Memoria 5
1.11. Caracteristicas electricas 6

1. Unidad 1: Plataforma, arquitectura y conceptos base

1.1. ARM y contexto general

- **ARM:** *Advanced RISC Machines.*
- **Linea de trabajo de la materia:** ARM Cortex-M3.
- **Antecedentes historicos mostrados en clase:**
- diseno inicial en 1983;
- primer prototipo ARM-1 en 1985;
- ARM-2 en 1986.
- **Datos iniciales asociados a esos nucleos:**
- bus de datos de 32 bits;
- 16 registros de 32 bits;
- implementacion muy compacta para su epoca.
- **Idea general:** la familia ARM se usa masivamente en sistemas embebidos y dispositivos portatiles.

1.2. Microcontrolador y placa usados en la materia

- **Microcontrolador:** LPC1769.
- **Fabricante:** NXP Semiconductors.
- **Familia:** LPC17xx.
- **Nucleo:** ARM Cortex-M3.
- **Frecuencia maxima:** 120 MHz.
- **Flash:** hasta 512 kB.
- **SRAM total:** hasta 64 kB.
- **Placa de desarrollo:** LPCXpresso LPC1769 CMSIS-DAP.
- **Numero de placa:** OM13085.
- **Revision vista en el esquematico:** D1.
- **Interfaz de depuracion integrada:** CMSIS-DAP implementada con un LPC11U35.
- **Conexion principal de la placa:** USB micro-B.
- **Alimentacion mostrada en el esquematico:** USB, +5 V externo y opcion externa de +3.3 V.
- **Conectividad visible en la placa:** conectores de expansion, conector externo de debug y pinout compatible a alto nivel con mbed.



Figura 1: Conectores, pines expuestos y relacion entre la placa LPCXpresso y el LPC1769.

1.3. Modelo basico de trabajo en ARM

- ARM procesa datos principalmente en **registros**.
- Las instrucciones operan sobre esos registros.
- El acceso a memoria se hace por instrucciones de carga y almacenamiento.
- **Carga:** `LDR`, de memoria a registro.
- **Almacenamiento:** `STR`, de registro a memoria.

1.4. Caracteristicas del Cortex-M3 vistas en clase

- **Arquitectura:** ARMv7-M.
- **MMU:** no posee.
- **Tabla de vectores:** contiene direcciones, no instrucciones.
- **Division:** dispone de instruccion `DIV`.
- **Interrupciones:** el hardware salva y restaura estado automaticamente.
- **Mapa de memoria:** fijo.

- **Bit-banding:** soportado.
- **NMI:** interrupcion no enmascarable presente.
- **Juego de instrucciones:** compatible con Thumb-2.

1.5. ARM7TDMI, Thumb y Thumb-2

- **Base de la explicacion de clase:** transicion conceptual de ARM7TDMI hacia Cortex-M3.
- **T:** extension de la arquitectura Thumb.
- **D:** extensiones para depuracion.
- **M:** multiplicador mejorado.
- **I:** *Embedded ICE Macrocell.*
- **ARM de 32 bits:** mas completo en instrucciones y modos de direccionamiento.
- **Thumb de 16 bits:** mas compacto.
- **Thumb-2:** combina compacidad y expresividad, evitando cambios manuales de modo como parte del flujo normal de programacion.
- **Consecuencia practica:** el compilador en C aprovecha ambas variantes del set de instrucciones.

1.6. Buses del sistema

- **AHB:** *Advanced High-performance Bus.*
- **VPB:** *VLSI Peripheral Bus.*
- **APB:** *Advanced Peripheral Bus.*

1.7. Bloques principales del LPC1769

La clase muestra el diagrama de bloques simplificado del LPC17xx y conviene retener al menos estos bloques:

- nucleo ARM Cortex-M3;
- matriz AHB multicapa;
- Flash;
- SRAM;
- ROM;
- GPIO de alta velocidad;
- control de clocks y potencia;
- DMA;

- Ethernet;
- USB;
- RTC;
- pin connect block;
- ADC;
- DAC;
- timers;
- PWM;
- interrupciones externas;
- system control.

1.8. Niveles de programacion

- **Lenguaje maquina:** hoy no se usa como forma practica de trabajo por costo de desarrollo y dificultad de mantenimiento.
- **Ensamblador:** util cuando importa el control fino, el costo de memoria, el tiempo real, o cuando predominan entrada/salida y control sobre calculo.
- **Lenguaje de alto nivel:** adecuado para programas largos, cambios frecuentes y mayor mantenibilidad.

1.9. CMSIS

- **CMSIS:** *Cortex Microcontroller Software Interface Standard.*
- **Funcion:** capa comun de abstraccion para microcontroladores basados en Cortex.
- **Objetivo:** dar nombres, estructuras e interfaces consistentes para nucleo, perifericos, herramientas y placas.
- **Uso practico en la materia:** acceder a los registros del LPC1769 con nombres estables desde `LPC17xx.h`.

1.10. Memoria

- **Espacio de direccionamiento:** plano, de 32 bits.
- **MPU:** opcional, permite definir regiones de acceso.
- **Perifericos:** mapeados en memoria.
- **Arquitectura Harvard:** caminos separados para instrucciones y datos.
- **Bit-band:** regiones especiales para acceso eficiente a bits.
- **Regiones base del mapa de memoria:**

- `0x0000 0000 - 0x1FFF FFFF`: Flash, SRAM local y Boot ROM.
- `0x2000 0000 - 0x3FFF FFFF`: SRAM AHB y GPIO.
- `0x4000 0000 - 0x5FFF FFFF`: perifericos APB y AHB.
- `0xE000 0000 - 0xE00F FFFF`: perifericos privados del Cortex-M3, incluyendo NVIC y SysTick.



Figura 2: Mapa de memoria del LPC17xx extraido del datasheet original.

1.11. Caracteristicas electricas

Valores limite

Simbolo	Parametro	Condiciones	Min	Max	Unidad
`VDD(3V3)`	tension de alimentacion (3.3 V)	riel externo	2.4	3.6	V
`VDD(REG)(3V3)`	tension de alimentacion del regulador (3.3 V)		2.4	3.6	V

Simbolo	Parametro	Condiciones	Min	Max	Unidad
IDD	corriente de alimentacion	por pin de alimentacion	–	100	mA
ISS	corriente de tierra	por pin de tierra	–	100	mA

Caracteristicas estaticas 1

Tamb = -40 C a +85 C, salvo indicacion contraria.

Simbolo	Parametro	Condiciones	Min	Tip [1]	Max	Unidad
Pines de alimentacion						
VDD(3V3)	tension de alimentacion (3.3 V)	riel externo	2.4 [2]	3.3	3.6	V
VDD(REG)(3V3)	tension de alimentacion del regulador (3.3 V)		2.4	3.3	3.6	V
VDDA	tension de alimentacion analogica de pin (3.3 V)		2.7	3.3	3.6	V
V_I(VBAT)	tension de entrada en el pin VBAT		2.1 [3]	3.3	3.6	V
V_I(VREFP)	tension de entrada en el pin VREFP		2.7	3.3	VDDA	V

Corriente de alimentacion del regulador (3.3 V)

Simbolo	Parametro	Condiciones	Min	Tip [1]	Max	Unidad
I_DD(REG)(3V3)	corriente de alimentacion del regulador (3.3 V)	modo activo; codigo while(1){} ejecutado desde flash; todos los perifericos deshabilitados; PCLK = CCLK/8				
		CCLK = 12 MHz; PLL deshabilitado [4][5]	–	7	–	mA
		CCLK = 100 MHz; PLL habilitado [4][5]	–	42	–	mA
		CCLK = 100 MHz; PLL habilitado (LPC1769) [4][6]	–	50	–	mA
		CCLK = 120 MHz; PLL habilitado (LPC1769) [4][6]	–	67	–	mA
		modo *sleep* [4][7]	–	2	–	mA
		modo *deep sleep* [4][8]	–	240	–	uA
		modo *power-down* [4][8]	–	31	–	uA
		modo *deep power-down*; RTC en ejecucion [9]	–	630	–	nA

Corriente de bateria y corriente de E/S

Simbolo	Parametro	Condiciones	Min	Tip [1]	Max	Unidad
I_BAT	corriente de alimentacion de bateria	modo *deep power-down*; RTC en ejecucion; VDD(REG)(3V3) presente [10]	–	530	–	nA
		modo *deep power-down*; RTC en ejecucion; VDD(REG)(3V3) no presente [11]	–	1.1	–	uA
I_DD(IO)	corriente de alimentacion de E/S	modo *deep sleep* [12]	–	40	–	nA
		modo *power-down* [12]	–	40	–	nA
		modo *deep power-down* [12]	–	10	–	nA