ELECTRÓNICA DIGITAL 3

CLASE 4

Módulo Interno SysTick

Ing. Emiliano Migliore

Módulo SysTick

El Systick (System Tick Timer) es un temporizador dedicado al sistema que se ubica en el core del CPU y está diseñado por ARM. Por tanto, no es un periférico.

Dado que el Systick se comunica con el core a través del NVIC, su funcionamiento se basa en la generación de pedidos de interrupción cada cierto intervalo de tiempo fijo.



System Tick Timer block diagram

Módulo SysTick

Inicialmente, el registro STCALIB (System Timer Calibration value register) contiene el valor por defecto ante reset (0xF423F), que se cargará, a partir del código booteo, en el registro STRELOAD (System Timer Reload value register).

Una vez que el registro STCTRL (System Timer Control and Status register) identifica cual será la fuente de reloj a la cual se decrementará el contador de 24bits a través del registro STCURR (System Timer Current value register) y habilita el contador (Count Enable), este decrementa el valor en STRELOAD hasta llegar a cero produciendo un pedido de interrupción, y una nueva orden de carga de STCURR con el valor de STRELOAD.

La fuente de reloj, puede ser interna (CCLK – reloj del CPU) o externa (STCLK – P3.26).



System Tick Timer block diagram

Módulo SysTick

El tiempo de desbordamiento del SysTick t_{Stick} dependerá del valor del registro RELOAD n_{Stick} y de la frecuencia de la fuente de reloj f_{CLK}. Por tanto, este se determina como:

$$\frac{1}{f_{CLK}}[s] \rightarrow 1[cuentas]$$
$$t_{Stick}[s] \rightarrow n_{Stick} + 1[cuentas]$$

Entonces:

$$t_{Stick} = \frac{n_{Stick} + 1}{f_{CLK}} \Rightarrow n_{Stick} = f_{CLK} t_{Stick} - 1$$

Puesto que se trata de un contador decreciente de 24 bits, y para una frecuencia de Clock de $100MHz$ resulta el siguiente tiempo por defecto:

$$t_{Stick} = \frac{n_{Stick} + 1}{f_{CLK}} = \frac{0XF423F + 1}{100MHz} = \frac{999999 + 1}{100x10^6} = \frac{1x10^6}{100x10^6} = 10ms$$

Luego, el tiempo máximo es:

$$t_{Stick} = \frac{n_{Stick} + 1}{f_{CLK}} = \frac{0XFFFFFF + 1}{100MHz} = 167{,}77ms$$



System Tick Timer block diagram

Ejercicio 4.2: Interrupción por SisTick y Externa

Configurar la interrupción externa EINT1 para que interrumpa por flanco de bajada y la interrupción EINT2 para que interrumpa por flanco de subida. En la interrupción por flanco de bajada configurar el systick para desbordar cada 25 mseg, mientras que en la interrupción por flanco de subida configurarlo para que desborde cada 60 mseg. Considerar que EINT1 tiene mayor prioridad que EINT2.

Ejercicio 4.3: Interrupción por SisTick y Externa

1.- Configure el Systick Timer de modo que genere una forma de onda llamada **PWM**. Esta señal debe ser extraida por el pin P0.22 para que controle la intensidad de brillo del led. El periodo de la señal debe ser de 10ms con un duty cycle de 10%. Configure la interrupción externa EINT0 de modo que cada vez que se entre en una rutina de interrupción externa el duty cycle incremente en un 10% (1ms). Esto se repite hasta llegar al 100%, luego, si se entra nuevamente a la interrupción externa, el duty cycle volverá al 10%.

2.- Modificar los niveles de prioridad para que la interrupción por systick tenga mayor prioridad que la interrupción externa.

Anexo I: Modulación por Ancho de Pulso (PWM)

Una de las técnicas de control utilizada para la transferencia de potencia en circuito de corriente continua consiste en denominado control por modulación de ancho de pulso (PWM), en el que un interruptor destinado a controlar una carga, realiza la conexión/desconexión de la misma con la fuente de DC mediante la variación del ciclo de trabajo D de una señal digital periódica. Este ciclo de trabajo se define como el tiempo de estado alto t_H en relación al periodo T de la señal:

$$D = \frac{t_H}{T}$$

Como se observa en la figura 3.12, el objetivo es poder obtener una señal analógica continúa promediada en el tiempo a partir de una señal digital ON/OFF, mediante la generación de pulsos positivos de frecuencia de conmutación f constante, pero en el que el tiempo de disparo de dichos pulsos varie mediante el tiempo de estado alto de los mismos.



Figura 3.12: Variaciones del ciclo de trabajo en el control PWM (Fuente: Propia)