Manual operativo LPC1769

Electrónica Digital 3

6 de abril de 2026

Índice

1. Unidad 1: Plataforma, arquitectura y conceptos base **2**
- 1.1. ARM y contexto general . . . 2
- 1.2. Microcontrolador y placa usados en la materia . . . 2
- 1.3. Modelo basico de trabajo en ARM . . . 3
- 1.4. Caracteristicas del Cortex-M3 vistas en clase . . . 3
- 1.5. ARM7TDMI, Thumb y Thumb-2 . . . 4
- 1.6. Buses del sistema . . . 4
- 1.7. Bloques principales del LPC1769 . . . 4
- 1.8. Niveles de programacion . . . 5
- 1.9. CMSIS . . . 5
- 1.10. Memoria . . . 5
- 1.11. Caracteristicas electricas . . . 6

2. Unidad 2: Manejo de puertos y GPIO **7**
- 2.1. Pin Connect Block . . . 8
  - 2.1.1. Orden de configuracion . . . 8
  - 2.1.2. Acceso conceptual desde CMSIS . . . 8
  - 2.1.3. Notas puntuales de placa . . . 8
  - 2.1.4. Cómo leer este capítulo . . . 8
  - 2.1.5. Descripción . . . 9
  - 2.1.6. Valores de selección de función de pin . . . 9
  - 2.1.7. Valores de selección del modo de pin . . . 15
  - 2.1.8. Modo *open-drain* . . . 19
  - 2.1.9. Descripción de registros . . . 22
  - 2.1.10. Configuración especial de `I2C0` . . . 24
- 2.2. GPIO . . . 24
  - 2.2.1. Configuración básica . . . 24
  - 2.2.2. Acceso conceptual desde CMSIS . . . 24
  - 2.2.3. Notas puntuales de placa . . . 24
  - 2.2.4. Features . . . 25
  - 2.2.5. Aplicaciones . . . 25
  - 2.2.6. Descripción de pines . . . 25
  - 2.2.7. Descripción de registros . . . 26
  - 2.2.8. Uso practico . . . 37

1. Unidad 1: Plataforma, arquitectura y conceptos base

1.1. ARM y contexto general

- **ARM:** *Advanced RISC Machines.*
- **Linea de trabajo de la materia:** ARM Cortex-M3.
- **Antecedentes historicos mostrados en clase:**
- diseno inicial en 1983;
- primer prototipo ARM-1 en 1985;
- ARM-2 en 1986.
- **Datos iniciales asociados a esos nucleos:**
- bus de datos de 32 bits;
- 16 registros de 32 bits;
- implementacion muy compacta para su epoca.
- **Idea general:** la familia ARM se usa masivamente en sistemas embebidos y dispositivos portatiles.

1.2. Microcontrolador y placa usados en la materia

- **Microcontrolador:** LPC1769.
- **Fabricante:** NXP Semiconductors.
- **Familia:** LPC17xx.
- **Nucleo:** ARM Cortex-M3.
- **Frecuencia maxima:** 120 MHz.
- **Flash:** hasta 512 kB.
- **SRAM total:** hasta 64 kB.
- **Placa de desarrollo:** LPCXpresso LPC1769 CMSIS-DAP.
- **Numero de placa:** OM13085.
- **Revision vista en el esquematico:** D1.
- **Interfaz de depuracion integrada:** CMSIS-DAP implementada con un LPC11U35.
- **Conexion principal de la placa:** USB micro-B.
- **Alimentacion mostrada en el esquematico:** USB, +5 V externo y opcion externa de +3.3 V.
- **Conectividad visible en la placa:** conectores de expansion, conector externo de debug y pinout compatible a alto nivel con mbed.



Figura 1: Conectores, pines expuestos y relacion entre la placa LPCXpresso y el LPC1769.

1.3. Modelo basico de trabajo en ARM

- ARM procesa datos principalmente en **registros**.
- Las instrucciones operan sobre esos registros.
- El acceso a memoria se hace por instrucciones de carga y almacenamiento.
- **Carga:** `LDR`, de memoria a registro.
- **Almacenamiento:** `STR`, de registro a memoria.

1.4. Caracteristicas del Cortex-M3 vistas en clase

- **Arquitectura:** ARMv7-M.
- **MMU:** no posee.
- **Tabla de vectores:** contiene direcciones, no instrucciones.
- **Division:** dispone de instruccion `DIV`.
- **Interrupciones:** el hardware salva y restaura estado automaticamente.
- **Mapa de memoria:** fijo.

- **Bit-banding:** soportado.
- **NMI:** interrupcion no enmascarable presente.
- **Juego de instrucciones:** compatible con Thumb-2.

1.5. ARM7TDMI, Thumb y Thumb-2

- **Base de la explicacion de clase:** transicion conceptual de ARM7TDMI hacia Cortex-M3.
- **T:** extension de la arquitectura Thumb.
- **D:** extensiones para depuracion.
- **M:** multiplicador mejorado.
- **I:** *Embedded ICE Macrocell.*
- **ARM de 32 bits:** mas completo en instrucciones y modos de direccionamiento.
- **Thumb de 16 bits:** mas compacto.
- **Thumb-2:** combina compacidad y expresividad, evitando cambios manuales de modo como parte del flujo normal de programacion.
- **Consecuencia practica:** el compilador en C aprovecha ambas variantes del set de instrucciones.

1.6. Buses del sistema

- **AHB:** *Advanced High-performance Bus.*
- **VPB:** *VLSI Peripheral Bus.*
- **APB:** *Advanced Peripheral Bus.*

1.7. Bloques principales del LPC1769

La clase muestra el diagrama de bloques simplificado del LPC17xx y conviene retener al menos estos bloques:

- nucleo ARM Cortex-M3;
- matriz AHB multicapa;
- Flash;
- SRAM;
- ROM;
- GPIO de alta velocidad;
- control de clocks y potencia;
- DMA;

- Ethernet;
- USB;
- RTC;
- pin connect block;
- ADC;
- DAC;
- timers;
- PWM;
- interrupciones externas;
- system control.

1.8. Niveles de programacion

- **Lenguaje maquina:** hoy no se usa como forma practica de trabajo por costo de desarrollo y dificultad de mantenimiento.
- **Ensamblador:** util cuando importa el control fino, el costo de memoria, el tiempo real, o cuando predominan entrada/salida y control sobre calculo.
- **Lenguaje de alto nivel:** adecuado para programas largos, cambios frecuentes y mayor mantenibilidad.

1.9. CMSIS

- **CMSIS:** *Cortex Microcontroller Software Interface Standard.*
- **Funcion:** capa comun de abstraccion para microcontroladores basados en Cortex.
- **Objetivo:** dar nombres, estructuras e interfaces consistentes para nucleo, perifericos, herramientas y placas.
- **Uso practico en la materia:** acceder a los registros del LPC1769 con nombres estables desde `LPC17xx.h`.

1.10. Memoria

- **Espacio de direccionamiento:** plano, de 32 bits.
- **MPU:** opcional, permite definir regiones de acceso.
- **Perifericos:** mapeados en memoria.
- **Arquitectura Harvard:** caminos separados para instrucciones y datos.
- **Bit-band:** regiones especiales para acceso eficiente a bits.
- **Regiones base del mapa de memoria:**

- `0x0000 0000 - 0x1FFF FFFF`: Flash, SRAM local y Boot ROM.
- `0x2000 0000 - 0x3FFF FFFF`: SRAM AHB y GPIO.
- `0x4000 0000 - 0x5FFF FFFF`: perifericos APB y AHB.
- `0xE000 0000 - 0xE00F FFFF`: perifericos privados del Cortex-M3, incluyendo NVIC y SysTick.



Figura 2: Mapa de memoria del LPC17xx extraido del datasheet original.

1.11. Caracteristicas electricas

Valores limite

Simbolo	Parametro	Condiciones	Min	Max	Unidad
`VDD(3V3)`	tension de alimentacion (3.3 V)	riel externo	2.4	3.6	V
`VDD(REG)(3V3)`	tension de alimentacion del regulador (3.3 V)		2.4	3.6	V

Simbolo	Parametro	Condiciones	Min	Max	Unidad
IDD	corriente de alimentacion	por pin de alimentacion	–	100	mA
ISS	corriente de tierra	por pin de tierra	–	100	mA

Caracteristicas estaticas 1

Tamb = -40 C a +85 C, salvo indicacion contraria.

Simbolo	Parametro	Condiciones	Min	Tip [1]	Max	Unidad
Pines de alimentacion						
VDD(3V3)	tension de alimentacion (3.3 V)	riel externo	2.4 [2]	3.3	3.6	V
VDD(REG)(3V3)	tension de alimentacion del regulador (3.3 V)		2.4	3.3	3.6	V
VDDA	tension de alimentacion analogica de pin (3.3 V)		2.7	3.3	3.6	V
V_I(VBAT)	tension de entrada en el pin VBAT		2.1 [3]	3.3	3.6	V
V_I(VREFP)	tension de entrada en el pin VREFP		2.7	3.3	VDDA	V

Corriente de alimentacion del regulador (3.3 V)

Simbolo	Parametro	Condiciones	Min	Tip [1]	Max	Unidad
I_DD(REG)(3V3)	corriente de alimentacion del regulador (3.3 V)	modo activo; codigo `while(1){}` ejecutado desde flash; todos los perifericos deshabilitados; `PCLK = CCLK/8`				
		`CCLK = 12 MHz`; PLL deshabilitado [4][5]	–	7	–	mA
		`CCLK = 100 MHz`; PLL habilitado [4][5]	–	42	–	mA
		`CCLK = 100 MHz`; PLL habilitado (`LPC1769`) [4][6]	–	50	–	mA
		`CCLK = 120 MHz`; PLL habilitado (`LPC1769`) [4][6]	–	67	–	mA
		modo *sleep* [4][7]	–	2	–	mA
		modo *deep sleep* [4][8]	–	240	–	uA
		modo *power-down* [4][8]	–	31	–	uA
		modo *deep power-down*; RTC en ejecucion [9]	–	630	–	nA

Corriente de bateria y corriente de E/S

Simbolo	Parametro	Condiciones	Min	Tip [1]	Max	Unidad
I_BAT	corriente de alimentacion de bateria	modo *deep power-down*; RTC en ejecucion; `VDD(REG)(3V3)` presente [10]	–	530	–	nA
		modo *deep power-down*; RTC en ejecucion; `VDD(REG)(3V3)` no presente [11]	–	1.1	–	uA
I_DD(IO)	corriente de alimentacion de E/S	modo *deep sleep* [12]	–	40	–	nA
		modo *power-down* [12]	–	40	–	nA
		modo *deep power-down* [12]	–	10	–	nA

2. Unidad 2: Manejo de puertos y GPIO

Esta unidad reune dos bloques que se usan en casi cualquier configuracion del LPC1769. Primero se define la funcion y el modo electrico del pin desde el *Pin Connect Block*. Despues, si el pin queda en funcion GPIO, se trabaja con el bloque *Fast GPIO*.

El orden operativo base de esta unidad es:

- elegir el pin fisico o la senal que se quiere usar;
- seleccionar su funcion en `PINSEL`;
- seleccionar su modo electrico en `PINMODE`;
- activar *open-drain* o configuracion especial de `I2C0` si corresponde;
- recien despues usar los registros `FIO*` si el pin trabaja como GPIO.

2.1. Pin Connect Block

2.1.1. Orden de configuracion

Antes de usar un pin del LPC1769 conviene fijar siempre este recorrido:

- identificar el pin y sus funciones alternativas en la tabla `PINSEL`;
- seleccionar la funcion del pin con el par de bits correspondiente;
- seleccionar el modo electrico del pin con `PINMODE`;
- habilitar *open-drain* con `PINMODE_OD` si la senal lo requiere;
- revisar excepciones de `I2C0`, USB y traza antes de continuar con el periferico o con GPIO.

2.1.2. Acceso conceptual desde CMSIS

- `LPC_PINCON->PINSEL0` a `LPC_PINCON->PINSEL10`
- `LPC_PINCON->PINMODE0` a `LPC_PINCON->PINMODE9`
- `LPC_PINCON->PINMODE_OD0` a `LPC_PINCON->PINMODE_OD4`
- `LPC_PINCON->I2CPADCFG`

2.1.3. Notas puntuales de placa

- En la placa LPCXpresso, `P0.22`, `P3.25` y `P3.26` quedan asociados a los LED rojo, verde y azul.
- `P2.10` aparece expuesto y suele usarse en ejemplos de entrada digital o senal de habilitacion.
- `P0.27` y `P0.28` aparecen asociados a `I2C0`, por lo que conviene tratarlos como caso especial desde el comienzo.

2.1.4. Cómo leer este capítulo

La `Table 74` resume qué registro `PINSELx` controla cada rango de pines del LPC17xx.

Cuadro 5: Resumen de registros `PINSEL`

Registro	**Pines o función controlada**	**Tabla**
`PINSEL0`	`P0[15:0]`	Table 79
`PINSEL1`	`P0[31:16]`	Table 80
`PINSEL2`	`P1[15:0]` (Ethernet)	Table 81
`PINSEL3`	`P1[31:16]`	Table 82
`PINSEL4`	`P2[15:0]`	Table 83
`PINSEL5`	`P2[31:16]`	No usado
`PINSEL6`	`P3[15:0]`	No usado
`PINSEL7`	`P3[31:16]`	Table 84
`PINSEL8`	`P4[15:0]`	No usado
`PINSEL9`	`P4[31:16]`	Table 85
`PINSEL10`	Habilitación del puerto de traza	Table 86

2.1.5. Descripción

El *pin connect block* permite que la mayoría de los pines del microcontrolador expongan más de una función potencial. Los registros de configuración gobiernan los multiplexores que conectan el pin físico con los periféricos internos.

Los periféricos deben conectarse a los pines apropiados antes de habilitarlos y antes de habilitar sus interrupciones asociadas. La actividad de una función periférica activa que no esté mapeada a un pin relacionado debe considerarse indefinida.

Seleccionar una única función en un pin excluye las demás funciones periféricas disponibles sobre ese mismo pin. Aun así, la entrada GPIO permanece conectada y puede leerse por software.

2.1.6. Valores de selección de función de pin

Los registros `PINSEL` controlan la función expuesta por cada pin. Cada par de bits de `PINSEL0` a `PINSEL9` corresponde a un pin específico.

Cuadro 6: Bits de selección de función de pin

Valor en `PINSEL0` a `PINSEL9`	**Función**	**Valor tras reset**
`00`	Función primaria, normalmente GPIO.	`00`
`01`	Primera función alternativa.	—
`10`	Segunda función alternativa.	—
`11`	Tercera función alternativa.	—

La regla práctica para ubicar los bits de un pin `Px.y` es:

- si `y <= 15`, el pin se configura en `PINSEL(2x)`;
- si `y >= 16`, el pin se configura en `PINSEL(2x+1)`;
- dentro del registro, el par de bits es `2y:2y+1` para la mitad baja y `2(y-16):2(y-16)+1` para la mitad alta.

El bit de dirección en los registros GPIO sólo tiene efecto cuando el pin está configurado como GPIO. Para las demás funciones la dirección queda controlada automáticamente por el periférico.

Conexiones múltiples Una misma función periférica puede estar disponible en más de un pin. Si una salida periférica se asigna a varios pines, la señal aparece en todos ellos. Si una entrada periférica se asigna a varios pines, el periférico toma la señal del pin con menor número de puerto y, dentro del mismo puerto, del pin con menor número.

Pin Function Select register 0 (`PINSEL0 - 0x4002 C000`) Controla la mitad baja del puerto 0. El bit de dirección en `FIO0DIR` sólo es efectivo cuando se selecciona la función GPIO.

Cuadro 7: Pin function select register 0 (`PINSEL0`) bit description

Bits	Pin	Función 00	Función 01	Función 10	Función 11	Reset
1:0	P0.0	GPIO Port 0.0	RD1	TXD3	SDA1	00
3:2	P0.1	GPIO Port 0.1	TD1	RXD3	SCL1	00
5:4	P0.2	GPIO Port 0.2	TXD0	AD0.7	Reserved	00
7:6	P0.3	GPIO Port 0.3	RXD0	AD0.6	Reserved	00
9:8	P0.4[1]	GPIO Port 0.4	I2SRX_CLK	RD2	CAP2.0	00
11:10	P0.5[1]	GPIO Port 0.5	I2SRX_WS	TD2	CAP2.1	00
13:12	P0.6	GPIO Port 0.6	I2SRX_SDA	SSEL1	MAT2.0	00
15:14	P0.7	GPIO Port 0.7	I2STX_CLK	SCK1	MAT2.1	00
17:16	P0.8	GPIO Port 0.8	I2STX_WS	MISO1	MAT2.2	00
19:18	P0.9	GPIO Port 0.9	I2STX_SDA	MOSI1	MAT2.3	00
21:20	P0.10	GPIO Port 0.10	TXD2	SDA2	MAT3.0	00
23:22	P0.11	GPIO Port 0.11	RXD2	SCL2	MAT3.1	00
29:24	—	Reserved	Reserved	Reserved	Reserved	0
31:30	P0.15	GPIO Port 0.15	TXD1	SCK0	SCK	00

[1] No disponible en encapsulado de 80 pines.

Pin Function Select register 1 (`PINSEL1 - 0x4002 C004`) Controla la mitad alta del puerto 0.

Cuadro 8: Pin function select register 1 (`PINSEL1`) bit description

Bits	Pin	Función 00	Función 01	Función 10	Función 11	Reset
1:0	P0.16	GPIO Port 0.16	RXD1	SSEL0	SSEL	00

Bits	Pin	Función 00	Función 01	Función 10	Función 11	Reset
3:2	P0.17	GPIO Port 0.17	CTS1	MISO0	MISO	00
5:4	P0.18	GPIO Port 0.18	DCD1	MOSI0	MOSI	00
7:6	P0.19[1]	GPIO Port 0.19	DSR1	Reserved	SDA1	00
9:8	P0.20[1]	GPIO Port 0.20	DTR1	Reserved	SCL1	00
11:10	P0.21[1]	GPIO Port 0.21	RI1	Reserved	RD1	00
13:12	P0.22	GPIO Port 0.22	RTS1	Reserved	TD1	00
15:14	P0.23[1]	GPIO Port 0.23	AD0.0	I2SRX_CLK	CAP3.0	00
17:16	P0.24[1]	GPIO Port 0.24	AD0.1	I2SRX_WS	CAP3.1	00
19:18	P0.25	GPIO Port 0.25	AD0.2	I2SRX_SDA	TXD3	00
21:20	P0.26	GPIO Port 0.26	AD0.3	AOUT	RXD3	00
23:22	P0.27[1][2]	GPIO Port 0.27	SDA0	USB_SDA	Reserved	00
25:24	P0.28[1][2]	GPIO Port 0.28	SCL0	USB_SCL	Reserved	00
27:26	P0.29	GPIO Port 0.29	USB_D+	Reserved	Reserved	00
29:28	P0.30	GPIO Port 0.30	USB_D-	Reserved	Reserved	00
31:30	—	Reserved	Reserved	Reserved	Reserved	00

[1] No disponible en encapsulado de 80 pines.
[2] `P0.27` y `P0.28` son pines open-drain para compatibilidad con bus I^2C.

Pin Function Select register 2 (`PINSEL2 - 0x4002 C008`) Controla la mitad baja del puerto 1, asociada principalmente a señales Ethernet.

Cuadro 9: Pin function select register 2 (`PINSEL2`) bit description

Bits	Pin	Función 00	Función 01	Función 10	Función 11	Reset
1:0	P1.0	GPIO Port 1.0	ENET_TXD0	Reserved	Reserved	00
3:2	P1.1	GPIO Port 1.1	ENET_TXD1	Reserved	Reserved	00
7:4	—	Reserved	Reserved	Reserved	Reserved	0
9:8	P1.4	GPIO Port 1.4	ENET_TX_EN	Reserved	Reserved	00

Bits	Pin	Función 00	Función 01	Función 10	Función 11	Reset
15:10	—	Reserved	Reserved	Reserved	Reserved	0
17:16	P1.8	GPIO Port 1.8	ENET_CRS	Reserved	Reserved	00
19:18	P1.9	GPIO Port 1.9	ENET_RXD0	Reserved	Reserved	00
21:20	P1.10	GPIO Port 1.10	ENET_RXD1	Reserved	Reserved	00
27:22	—	Reserved	Reserved	Reserved	Reserved	0
29:28	P1.14	GPIO Port 1.14	ENET_RX_ER	Reserved	Reserved	00
31:30	P1.15	GPIO Port 1.15	ENET_REF_CLK	Reserved	Reserved	00

Pin Function Select register 3 (PINSEL3 - 0x4002 C00C) Controla la mitad alta del puerto 1.

Cuadro 10: Pin function select register 3 (PINSEL3) bit description

Bits	Pin	Función 00	Función 01	Función 10	Función 11	Reset
1:0	P1.16[1]	GPIO Port 1.16	ENET_MDC	Reserved	Reserved	00
3:2	P1.17[1]	GPIO Port 1.17	ENET_MDIO	Reserved	Reserved	00
5:4	P1.18	GPIO Port 1.18	USB_UP_LED	PWM1.1	CAP1.0	00
7:6	P1.19	GPIO Port 1.19	MCOA0	USB_PPWR	CAP1.1	00
9:8	P1.20	GPIO Port 1.20	MCI0	PWM1.2	SCK0	00
11:10	P1.21[1]	GPIO Port 1.21	MCABORT	PWM1.3	SSEL0	00
13:12	P1.22	GPIO Port 1.22	MCOB0	USB_PWRD	MAT1.0	00
15:14	P1.23	GPIO Port 1.23	MCI1	PWM1.4	MISO0	00
17:16	P1.24	GPIO Port 1.24	MCI2	PWM1.5	MOSI0	00
19:18	P1.25	GPIO Port 1.25	MCOA1	Reserved	MAT1.1	00
21:20	P1.26	GPIO Port 1.26	MCOB1	PWM1.6	CAP0.0	00
23:22	P1.27[1]	GPIO Port 1.27	CLKOUT	USB_OVRCR	CAP0.1	00

Bits	Pin	Función 00	Función 01	Función 10	Función 11	Reset
25:24	P1.28	GPIO Port 1.28	MCOA2	PCAP1.0	MAT0.0	00
27:26	P1.29	GPIO Port 1.29	MCOB2	PCAP1.1	MAT0.1	00
29:28	P1.30	GPIO Port 1.30	Reserved	VBUS	AD0.4	00
31:30	P1.31	GPIO Port 1.31	Reserved	SCK1	AD0.5	00

[1] No disponible en encapsulado de 80 pines.

Pin Function Select register 4 (`PINSEL4 - 0x4002 C010`) Controla la mitad baja del puerto 2.

Cuadro 11: Pin function select register 4 (`PINSEL4`) bit description

Bits	Pin	Función 00	Función 01	Función 10	Función 11	Reset
1:0	P2.0	GPIO Port 2.0	PWM1.1	TXD1	Reserved	00
3:2	P2.1	GPIO Port 2.1	PWM1.2	RXD1	Reserved	00
5:4	P2.2	GPIO Port 2.2	PWM1.3	CTS1	Reserved [2]	00
7:6	P2.3	GPIO Port 2.3	PWM1.4	DCD1	Reserved [2]	00
9:8	P2.4	GPIO Port 2.4	PWM1.5	DSR1	Reserved [2]	00
11:10	P2.5	GPIO Port 2.5	PWM1.6	DTR1	Reserved [2]	00
13:12	P2.6	GPIO Port 2.6	PCAP1.0	RI1	Reserved [2]	00
15:14	P2.7	GPIO Port 2.7	RD2	RTS1	Reserved	00
17:16	P2.8	GPIO Port 2.8	TD2	TXD2	ENET_MDC	00
19:18	P2.9	GPIO Port 2.9	USB_CONNECT	RXD2	ENET_MDIO	00
21:20	P2.10	GPIO Port 2.10	EINT0	NMI	Reserved	00
23:22	P2.11[1]	GPIO Port 2.11	EINT1	Reserved	I2STX_CLK	00
25:24	P2.12[1]	GPIO Port 2.12	EINT2	Reserved	I2STX_WS	00
27:26	P2.13[1]	GPIO Port 2.13	EINT3	Reserved	I2STX_SDA	00
31:28	—	Reserved	Reserved	Reserved	Reserved	0

[1] No disponible en encapsulado de 80 pines.
[2] Estos pines también soportan traza de depuración al seleccionarse vía herramienta de desarrollo o escribiendo en `PINSEL10`.

Pin Function Select register 7 (`PINSEL7 - 0x4002 C01C`) Controla la mitad alta del puerto 3.

Cuadro 12: Pin function select register 7 (PINSEL7) bit description

Bits	Pin	Función 00	Función 01	Función 10	Función 11	Reset
17:0	—	Reserved	Reserved	Reserved	Reserved	0
19:18	P3.25[1]	GPIO Port 3.25	Reserved	MAT0.0	PWM1.2	00
21:20	P3.26[1]	GPIO Port 3.26	STCLK	MAT0.1	PWM1.3	00
31:22	—	Reserved	Reserved	Reserved	Reserved	0

[1] No disponible en encapsulado de 80 pines.

Pin Function Select register 9 (PINSEL9 - 0x4002 C024) Controla la mitad alta del puerto 4.

Cuadro 13: Pin function select register 9 (PINSEL9) bit description

Bits	Pin	Función 00	Función 01	Función 10	Función 11	Reset
23:0	—	Reserved	Reserved	Reserved	Reserved	00
25:24	P4.28	GPIO Port 4.28	RX_MCLK	MAT2.0	TXD3	00
27:26	P4.29	GPIO Port 4.29	TX_MCLK	MAT2.1	RXD3	00
31:28	—	Reserved	Reserved	Reserved	Reserved	00

Pin Function Select register 10 (PINSEL10 - 0x4002 C028) Sólo el bit 3 de este registro se usa para controlar la función TRACE sobre P2.2 a P2.6.

Cuadro 14: Pin function select register 10 (PINSEL10) bit description

Bits	Símbolo	Valor	Descripción	Reset
2:0	—	—	Reserved. El software no debe escribir 1 en estos bits.	NA
3	GPIO/TRACE	0	La interfaz TPIU está deshabilitada.	0
3	GPIO/TRACE	1	La interfaz TPIU está habilitada. Las señales TPIU aparecen en sus pines independientemente del contenido de PINSEL4.	0
31:4	—	—	Reserved. El software no debe escribir 1 en estos bits.	NA

2.1.7. Valores de selección del modo de pin

Los registros `PINMODE` controlan el modo de entrada de todos los puertos. Esto incluye las resistencias internas *pull-up/pull-down* y el modo especial *open-drain*. La selección de *pull-up/pull-down* aplica a cualquier función del pin salvo en los pines `I2C0` y USB. El modo efectivo usa tres bits por pin: dos bits en `PINMODE` y un bit adicional en `PINMODE_OD`.

Cuadro 15: Bits de selección de modo de pin

Valor en `PINMODE0` a `PINMODE9`	**Función**	**Valor tras reset**
`00`	Resistencia interna *pull-up* habilitada.	`00`
`01`	Modo *repeater*.	—
`10`	Sin *pull-up* ni *pull-down*.	—
`11`	Resistencia interna *pull-down* habilitada.	—

- ***Pull-up*:** polariza el pin a nivel alto cuando no hay conducción externa.
- ***Pull-down*:** polariza el pin a nivel bajo cuando no hay conducción externa.
- ***Neither*:** deja el nodo sin polarización interna; sólo conviene cuando existe una red externa definida.
- ***Repeater*:** habilita *pull-up* si el pin está en alto y *pull-down* si está en bajo, reteniendo el último estado conocido mientras el pin sea entrada y no esté manejado externamente.
- **Límite de *repeater*:** la retención no aplica en *Deep Power-down*.

Pin Mode select register 0 (`PINMODE0 - 0x4002 C040`) Configura *pull-up/pull-down* para los pines 0 a 15 del puerto 0.

Cuadro 16: Pin Mode select register 0 (`PINMODE0`) bit description

Bits	**Símbolo**	**Descripción**	**Reset**
`1:0`	`P0.00MODE`	Control de resistencia interna para `P0.0`. `00`: *pull-up*; `01`: *repeater*; `10`: sin *pull*; `11`: *pull-down*.	`00`
`3:2`	`P0.01MODE`	Control de `P0.1`; ver `P0.00MODE`.	`00`
`5:4`	`P0.02MODE`	Control de `P0.2`; ver `P0.00MODE`.	`00`
`7:6`	`P0.03MODE`	Control de `P0.3`; ver `P0.00MODE`.	`00`
`9:8`	`P0.04MODE[1]`	Control de `P0.4`; ver `P0.00MODE`.	`00`
`11:10`	`P0.05MODE[1]`	Control de `P0.5`; ver `P0.00MODE`.	`00`
`13:12`	`P0.06MODE`	Control de `P0.6`; ver `P0.00MODE`.	`00`
`15:14`	`P0.07MODE`	Control de `P0.7`; ver `P0.00MODE`.	`00`
`17:16`	`P0.08MODE`	Control de `P0.8`; ver `P0.00MODE`.	`00`
`19:18`	`P0.09MODE`	Control de `P0.9`; ver `P0.00MODE`.	`00`

Bits	Símbolo	Descripción	Reset
21:20	P0.10MODE	Control de P0.10; ver P0.00MODE.	00
23:22	P0.11MODE	Control de P0.11; ver P0.00MODE.	00
29:24	—	Reserved.	NA
31:30	P0.15MODE	Control de P0.15; ver P0.00MODE.	00

[1] No disponible en encapsulado de 80 pines.

Pin Mode select register 1 (PINMODE1 - 0x4002 C044) Configura *pull-up/pull-down* para los pines 16 a 26 del puerto 0.

Cuadro 17: Pin Mode select register 1 (PINMODE1) bit description

Bits	Símbolo	Descripción	Reset
1:0	P0.16MODE	Control de P0.16; ver P0.00MODE.	00
3:2	P0.17MODE	Control de P0.17; ver P0.00MODE.	00
5:4	P0.18MODE	Control de P0.18; ver P0.00MODE.	00
7:6	P0.19MODE[1]	Control de P0.19; ver P0.00MODE.	00
9:8	P0.20MODE[1]	Control de P0.20; ver P0.00MODE.	00
11:10	P0.21MODE[1]	Control de P0.21; ver P0.00MODE.	00
13:12	P0.22MODE	Control de P0.22; ver P0.00MODE.	00
15:14	P0.23MODE[1]	Control de P0.23; ver P0.00MODE.	00
17:16	P0.24MODE[1]	Control de P0.24; ver P0.00MODE.	00
19:18	P0.25MODE	Control de P0.25; ver P0.00MODE.	00
21:20	P0.26MODE	Control de P0.26; ver P0.00MODE.	00
29:22	—	Reserved.	NA
31:30	—	Reserved.	NA

[1] No disponible en encapsulado de 80 pines.

Excepciones eléctricas críticas de PINMODE1 El modo de pin no puede seleccionarse para P0[27] a P0[30]. Los pines P0.27 y P0.28 son pines dedicados I^2C *open-drain* sin *pull-up/pull-down* configurable. Los pines P0.29 y P0.30 son específicos de USB y tampoco tienen resistencias configurables. Además, P0.29 y P0.30 deben compartir la misma dirección porque operan como una unidad para la función USB.

Pin Mode select register 2 (PINMODE2 - 0x4002 C048) Configura *pull-up/pull-down* para los pines 0 a 15 del puerto 1.

Cuadro 18: Pin Mode select register 2 (`PINMODE2`) bit description

Bits	Símbolo	Descripción	Reset
1:0	P1.00MODE	Control de P1.0; ver P0.00MODE.	00
3:2	P1.01MODE	Control de P1.1; ver P0.00MODE.	00
7:4	—	Reserved.	NA
9:8	P1.04MODE	Control de P1.4; ver P0.00MODE.	00
15:10	—	Reserved.	NA
17:16	P1.08MODE	Control de P1.8; ver P0.00MODE.	00
19:18	P1.09MODE	Control de P1.9; ver P0.00MODE.	00
21:20	P1.10MODE	Control de P1.10; ver P0.00MODE.	00
27:22	—	Reserved.	NA
29:28	P1.14MODE	Control de P1.14; ver P0.00MODE.	00
31:30	P1.15MODE	Control de P1.15; ver P0.00MODE.	00

Pin Mode select register 3 (`PINMODE3 - 0x4002 C04C`) Configura *pull-up/pull-down* para los pines 16 a 31 del puerto 1.

Cuadro 19: Pin Mode select register 3 (`PINMODE3`) bit description

Bits	Símbolo	Descripción	Reset
1:0	P1.16MODE[1]	Control de P1.16; ver P0.00MODE.	00
3:2	P1.17MODE[1]	Control de P1.17; ver P0.00MODE.	00
5:4	P1.18MODE	Control de P1.18; ver P0.00MODE.	00
7:6	P1.19MODE	Control de P1.19; ver P0.00MODE.	00
9:8	P1.20MODE	Control de P1.20; ver P0.00MODE.	00
11:10	P1.21MODE[1]	Control de P1.21; ver P0.00MODE.	00
13:12	P1.22MODE	Control de P1.22; ver P0.00MODE.	00
15:14	P1.23MODE	Control de P1.23; ver P0.00MODE.	00
17:16	P1.24MODE	Control de P1.24; ver P0.00MODE.	00
19:18	P1.25MODE	Control de P1.25; ver P0.00MODE.	00
21:20	P1.26MODE	Control de P1.26; ver P0.00MODE.	00
23:22	P1.27MODE[1]	Control de P1.27; ver P0.00MODE.	00
25:24	P1.28MODE	Control de P1.28; ver P0.00MODE.	00
27:26	P1.29MODE	Control de P1.29; ver P0.00MODE.	00
29:28	P1.30MODE	Control de P1.30; ver P0.00MODE.	00
31:30	P1.31MODE	Control de P1.31; ver P0.00MODE.	00

[1] No disponible en encapsulado de 80 pines.

Pin Mode select register 4 (`PINMODE4 - 0x4002 C050`) Configura *pull-up/pull-down* para los pines 0 a 15 del puerto 2.

Cuadro 20: Pin Mode select register 4 (`PINMODE4`) bit description

Bits	Símbolo	Descripción	Reset
`1:0`	`P2.00MODE`	Control de `P2.0`; ver `P0.00MODE`.	`00`
`3:2`	`P2.01MODE`	Control de `P2.1`; ver `P0.00MODE`.	`00`
`5:4`	`P2.02MODE`	Control de `P2.2`; ver `P0.00MODE`.	`00`
`7:6`	`P2.03MODE`	Control de `P2.3`; ver `P0.00MODE`.	`00`
`9:8`	`P2.04MODE`	Control de `P2.4`; ver `P0.00MODE`.	`00`
`11:10`	`P2.05MODE`	Control de `P2.5`; ver `P0.00MODE`.	`00`
`13:12`	`P2.06MODE`	Control de `P2.6`; ver `P0.00MODE`.	`00`
`15:14`	`P2.07MODE`	Control de `P2.7`; ver `P0.00MODE`.	`00`
`17:16`	`P2.08MODE`	Control de `P2.8`; ver `P0.00MODE`.	`00`
`19:18`	`P2.09MODE`	Control de `P2.9`; ver `P0.00MODE`.	`00`
`21:20`	`P2.10MODE`	Control de `P2.10`; ver `P0.00MODE`.	`00`
`23:22`	`P2.11MODE[1]`	Control de `P2.11`; ver `P0.00MODE`.	`00`
`25:24`	`P2.12MODE[1]`	Control de `P2.12`; ver `P0.00MODE`.	`00`
`27:26`	`P2.13MODE[1]`	Control de `P2.13`; ver `P0.00MODE`.	`00`
`31:28`	—	Reserved.	NA

[1] No disponible en encapsulado de 80 pines.

Pin Mode select register 7 (`PINMODE7 - 0x4002 C05C`) Configura *pull-up/pull-down* para los pines 16 a 31 del puerto 3.

Cuadro 21: Pin Mode select register 7 (`PINMODE7`) bit description

Bits	Símbolo	Descripción	Reset
`17:0`	—	Reserved.	NA
`19:18`	`P3.25MODE[1]`	Control de `P3.25`; ver `P0.00MODE`.	`00`
`21:20`	`P3.26MODE[1]`	Control de `P3.26`; ver `P0.00MODE`.	`00`
`31:22`	—	Reserved.	NA

[1] No disponible en encapsulado de 80 pines.

Pin Mode select register 9 (`PINMODE9 - 0x4002 C064`) Configura *pull-up/pull-down* para los pines 16 a 31 del puerto 4.

Cuadro 22: Pin Mode select register 9 (`PINMODE9`) bit description

Bits	Símbolo	Descripción	Reset
`23:0`	—	Reserved.	NA

Bits	Símbolo	Descripción	Reset
25:24	P4.28MODE	Control de P4.28; ver P0.00MODE.	00
27:26	P4.29MODE	Control de P4.29; ver P0.00MODE.	00
31:28	—	Reserved.	NA

2.1.8. Modo *open-drain*

Los registros PINMODE_OD controlan el modo *open-drain*. Cuando un pin configurado como salida escribe 0, el pad conduce a masa. Cuando escribe 1, el driver de salida se desactiva, equivalente a liberar el pin.

Cuadro 23: Bits de selección de modo *open-drain*

Valor en PINMODE_OD0 a PINMODE_OD4	Función	Valor tras reset
0	Modo normal, no *open-drain*.	0
1	Modo *open-drain*.	—

Efecto de PINMODE en *open-drain* El valor de PINMODE normalmente sólo aplica cuando el pin es entrada. En *open-drain*, ese modo no aplica mientras el pin está conduciendo un 0. En cambio, cuando el pin vale 1 y el driver queda apagado, la configuración de PINMODE vuelve a ser efectiva. Esto permite, por ejemplo, una salida *open-drain* con *pull-up* interno activo sólo cuando el pin no está forzando el nivel bajo.

Open Drain Pin Mode select register 0 (PINMODE_OD0 - 0x4002 C068) Controla el modo *open-drain* para los pines del puerto 0. Un 0 mantiene el modo normal; un 1 habilita *open-drain*.

Cuadro 24: Open Drain Pin Mode select register 0 (PINMODE_OD0) bit description

Bits	Símbolo	Descripción	Reset
0	P0.00OD[3]	Control *open-drain* de P0.0. 0: modo normal. 1: *open-drain*.	0
1	P0.01OD[3]	Control de P0.1; ver P0.00OD.	0
2	P0.02OD	Control de P0.2; ver P0.00OD.	0
3	P0.03OD	Control de P0.3; ver P0.00OD.	0
4	P0.04OD	Control de P0.4; ver P0.00OD.	0
5	P0.05OD	Control de P0.5; ver P0.00OD.	0
6	P0.06OD	Control de P0.6; ver P0.00OD.	0
7	P0.07OD	Control de P0.7; ver P0.00OD.	0
8	P0.08OD	Control de P0.8; ver P0.00OD.	0
9	P0.09OD	Control de P0.9; ver P0.00OD.	0
10	P0.10OD[3]	Control de P0.10; ver P0.00OD.	0
11	P0.11OD[3]	Control de P0.11; ver P0.00OD.	0
14:12	—	Reserved.	NA

Bits	Símbolo	Descripción	Reset
15	P0.15OD	Control de P0.15; ver P0.00OD.	0
16	P0.16OD	Control de P0.16; ver P0.00OD.	0
17	P0.17OD	Control de P0.17; ver P0.00OD.	0
18	P0.18OD	Control de P0.18; ver P0.00OD.	0
19	P0.19OD[3]	Control de P0.19; ver P0.00OD.	0
20	P0.20OD[3]	Control de P0.20; ver P0.00OD.	0
21	P0.21OD	Control de P0.21; ver P0.00OD.	0
22	P0.22OD	Control de P0.22; ver P0.00OD.	0
23	P0.23OD	Control de P0.23; ver P0.00OD.	0
24	P0.24OD	Control de P0.24; ver P0.00OD.	0
25	P0.25OD	Control de P0.25; ver P0.00OD.	0
26	P0.26OD	Control de P0.26; ver P0.00OD.	0
28:27	— [2]	Reserved.	NA
29	P0.29OD	Control de P0.29; ver P0.00OD.	0
30	P0.30OD	Control de P0.30; ver P0.00OD.	0
31	—	Reserved.	NA

[1] No disponible en encapsulado de 80 pines.
[2] P0.27 y P0.28 deben configurarse mediante I2CPADCFG cuando se usan como bus I^2C. Los bits 27 y 28 de PINMODE_OD0 no tienen efecto sobre esos pines.
[3] Los pares de pines P0.0/P0.1, P0.10/P0.11 y P0.19/P0.20 pueden utilizarse como buses I^2C sobre pines estándar; en ese caso deben configurarse en open-drain mediante PINMODE_OD0.

Open Drain Pin Mode select register 1 (PINMODE_OD1 - 0x4002 C06C) Controla el modo *open-drain* para los pines del puerto 1.

Cuadro 25: Open Drain Pin Mode select register 1 (PINMODE_OD1) bit description

Bits	Símbolo	Descripción	Reset
0	P1.00OD	Control *open-drain* de P1.0. 0: modo normal. 1: *open-drain*.	0
1	P1.01OD	Control de P1.1; ver P1.00OD.	0
3:2	—	Reserved.	NA
4	P1.04OD	Control de P1.4; ver P1.00OD.	0
7:5	—	Reserved.	NA
8	P1.08OD	Control de P1.8; ver P1.00OD.	0
9	P1.09OD	Control de P1.9; ver P1.00OD.	0
10	P1.10OD	Control de P1.10; ver P1.00OD.	0
13:11	—	Reserved.	NA
14	P1.14OD	Control de P1.14; ver P1.00OD.	0
15	P1.15OD	Control de P1.15; ver P1.00OD.	0

Bits	Símbolo	Descripción	Reset
16	P1.16OD[1]	Control de P1.16; ver P1.00OD.	0
17	P1.17OD[1]	Control de P1.17; ver P1.00OD.	0
18	P1.18OD	Control de P1.18; ver P1.00OD.	0
19	P1.19OD	Control de P1.19; ver P1.00OD.	0
20	P1.20OD	Control de P1.20; ver P1.00OD.	0
21	P1.21OD[1]	Control de P1.21; ver P1.00OD.	0
22	P1.22OD	Control de P1.22; ver P1.00OD.	0
23	P1.23OD	Control de P1.23; ver P1.00OD.	0
24	P1.24OD	Control de P1.24; ver P1.00OD.	0
25	P1.25OD	Control de P1.25; ver P1.00OD.	0
26	P1.26OD	Control de P1.26; ver P1.00OD.	0
27	P1.27OD[1]	Control de P1.27; ver P1.00OD.	0
28	P1.28OD	Control de P1.28; ver P1.00OD.	0
29	P1.29OD	Control de P1.29; ver P1.00OD.	0
30	P1.30OD	Control de P1.30; ver P1.00OD.	0
31	P1.31OD	Control de P1.31.	0

[1] No disponible en encapsulado de 80 pines.

Open Drain Pin Mode select register 2 (PINMODE_OD2 - 0x4002 C070) Controla el modo *open-drain* para los pines del puerto 2.

Cuadro 26: Open Drain Pin Mode select register 2 (PINMODE_OD2) bit description

Bits	Símbolo	Descripción	Reset
0	P2.00OD	Control *open-drain* de P2.0. 0: modo normal. 1: *open-drain*.	0
1	P2.01OD	Control de P2.1; ver P2.00OD.	0
2	P2.02OD	Control de P2.2; ver P2.00OD.	0
3	P2.03OD	Control de P2.3; ver P2.00OD.	0
4	P2.04OD	Control de P2.4; ver P2.00OD.	0
5	P2.05OD	Control de P2.5; ver P2.00OD.	0
6	P2.06OD	Control de P2.6; ver P2.00OD.	0
7	P2.07OD	Control de P2.7; ver P2.00OD.	0
8	P2.08OD	Control de P2.8; ver P2.00OD.	0
9	P2.09OD	Control de P2.9; ver P2.00OD.	0
10	P2.10OD	Control de P2.10; ver P2.00OD.	0
11	P2.11OD[1]	Control de P2.11; ver P2.00OD.	0
12	P2.12OD[1]	Control de P2.12; ver P2.00OD.	0
13	P2.13OD[1]	Control de P2.13; ver P2.00OD.	0
31:14	—	Reserved.	NA

[1] No disponible en encapsulado de 80 pines.

Open Drain Pin Mode select register 3 (`PINMODE_OD3 - 0x4002 C074`) Controla el modo *open-drain* para los pines del puerto 3.

Cuadro 27: Open Drain Pin Mode select register 3 (`PINMODE_OD3`) bit description

Bits	Símbolo	Descripción	Reset
`24:0`	—	Reserved.	NA
`25`	`P3.25OD[1]`	Control *open-drain* de `P3.25`. `0`: modo normal. `1`: *open-drain*.	`0`
`26`	`P3.26OD[1]`	Control de `P3.26`; ver `P3.25OD`.	`0`
`31:27`	—	Reserved.	NA

[1] No disponible en encapsulado de 80 pines.

Open Drain Pin Mode select register 4 (`PINMODE_OD4 - 0x4002 C078`) Controla el modo *open-drain* para los pines del puerto 4.

Cuadro 28: Open Drain Pin Mode select register 4 (`PINMODE_OD4`) bit description

Bits	Símbolo	Descripción	Reset
`27:0`	—	Reserved.	NA
`28`	`P4.28OD`	Control *open-drain* de `P4.28`. `0`: modo normal. `1`: *open-drain*.	`0`
`29`	`P4.29OD`	Control de `P4.29`; ver `P4.28OD`.	`0`
`31:30`	—	Reserved.	NA

2.1.9. Descripción de registros

El módulo de control de pines incluye los registros de selección de función, modo de entrada, modo *open-drain* y configuración especial del bloque `I2C0`.

Cuadro 29: Mapa de registros del Pin Connect Block

Nombre	Descripción	Acceso	Reset	Dirección
`PINSEL0`	Registro 0 de selección de función de pin.	R/W	`0`	`0x4002 C000`
`PINSEL1`	Registro 1 de selección de función de pin.	R/W	`0`	`0x4002 C004`
`PINSEL2`	Registro 2 de selección de función de pin.	R/W	`0`	`0x4002 C008`

Nombre	Descripción	Acceso	Reset	Dirección
PINSEL3	Registro 3 de selección de función de pin.	R/W	0	0x4002 C00C
PINSEL4	Registro 4 de selección de función de pin.	R/W	0	0x4002 C010
PINSEL7	Registro 7 de selección de función de pin.	R/W	0	0x4002 C01C
PINSEL8	Registro 8 de selección de función de pin.	R/W	0	0x4002 C020
PINSEL9	Registro 9 de selección de función de pin.	R/W	0	0x4002 C024
PINSEL10	Registro 10 de selección de función de pin.	R/W	0	0x4002 C028
PINMODE0	Registro 0 de selección de modo de pin.	R/W	0	0x4002 C040
PINMODE1	Registro 1 de selección de modo de pin.	R/W	0	0x4002 C044
PINMODE2	Registro 2 de selección de modo de pin.	R/W	0	0x4002 C048
PINMODE3	Registro 3 de selección de modo de pin.	R/W	0	0x4002 C04C
PINMODE4	Registro 4 de selección de modo de pin.	R/W	0	0x4002 C050
PINMODE5	Registro 5 de selección de modo de pin.	R/W	0	0x4002 C054
PINMODE6	Registro 6 de selección de modo de pin.	R/W	0	0x4002 C058
PINMODE7	Registro 7 de selección de modo de pin.	R/W	0	0x4002 C05C
PINMODE9	Registro 9 de selección de modo de pin.	R/W	0	0x4002 C064
PINMODE_OD0	Registro 0 de control de modo *open-drain*.	R/W	0	0x4002 C068
PINMODE_OD1	Registro 1 de control de modo *open-drain*.	R/W	0	0x4002 C06C
PINMODE_OD2	Registro 2 de control de modo *open-drain*.	R/W	0	0x4002 C070
PINMODE_OD3	Registro 3 de control de modo *open-drain*.	R/W	0	0x4002 C074
PINMODE_OD4	Registro 4 de control de modo *open-drain*.	R/W	0	0x4002 C078
I2CPADCFG	Registro de configuración de pines I2C0.	R/W	0	0x4002 C07C

Nota: el valor de reset refleja sólo los bits usados; no incluye el contenido de bits reservados.

2.1.10. Configuración especial de I2C0

El registro I2CPADCFG configura únicamente los pines P0.27 y P0.28 cuando se usan con I2C0. Para *Standard Mode* o *Fast Mode*, sus bits deben quedar en 0. Para *Fast Mode Plus* se habilitan los bits de manejo reforzado. Si esos pines se usan fuera de I2C0, también puede ajustarse el filtrado y el control de *slew rate* desde este registro.

I2C Pin Configuration register (I2CPADCFG - 0x4002 C07C) Este registro sólo afecta a los pines de la interfaz I2C0 (P0.27/P0.28) y soporta distintos modos de operación del bus. Para I^2C estándar o *Fast Mode*, sus cuatro bits deben permanecer en 0. Para *Fast Mode Plus*, los bits SDADRV0 y SCLDRV0 deben valer 1. Si esos pines se usan fuera de I^2C, puede ser útil desactivar el filtrado de glitches y el control de *slew rate* poniendo SDAI2C0 y SCLI2C0 en 1.

Cuadro 30: I2C Pin Configuration register (I2CPADCFG) bit description

Bits	Símbolo	Valor	Descripción	Reset
0	SDADRV0	0	El pin SDA0 (P0.27) usa modo de conducción estándar.	0
0	SDADRV0	1	El pin SDA0 (P0.27) usa modo *Fast Mode Plus*.	0
1	SDAI2C0	0	SDA0 mantiene habilitados el filtrado de glitches y el control de *slew rate*.	0
1	SDAI2C0	1	SDA0 deshabilita el filtrado de glitches y el control de *slew rate*.	0
2	SCLDRV0	0	El pin SCL0 (P0.28) usa modo de conducción estándar.	0
2	SCLDRV0	1	El pin SCL0 (P0.28) usa modo *Fast Mode Plus*.	0
3	SCLI2C0	0	SCL0 mantiene habilitados el filtrado de glitches y el control de *slew rate*.	0
3	SCLI2C0	1	SCL0 deshabilita el filtrado de glitches y el control de *slew rate*.	0
31:4	—	—	Reserved.	NA

2.2. GPIO

2.2.1. Configuración básica

- **Power:** el bloque GPIO permanece habilitado.
- **Pins:** el uso como GPIO depende de la selección de función realizada antes en PINSEL.
- **Secuencia de trabajo:** primero se deja el pin como GPIO, luego se ajusta dirección, máscara y registros FIO*.

2.2.2. Acceso conceptual desde CMSIS

- LPC_GPIO0, LPC_GPIO1, LPC_GPIO2, LPC_GPIO3, LPC_GPIO4
- ->FIODIR, ->FIOMASK, ->FIOPIN, ->FIOSET, ->FIOCLR
- variantes parciales disponibles en la estructura: FIODIRL/H, FIODIR0..3, FIOMASKL/H, FIOPINL/H, FIOSETL/H, FIOCLRL/H

2.2.3. Notas puntuales de placa

- En la placa usada en la materia, P0.22 conmuta el LED rojo.
- P3.25 y P3.26 quedan asociados a los LED verde y azul.
- Estos pines son ejemplos directos de salida digital, pero siguen dependiendo de PINSEL y del modo electrico del pin.

2.2.4. Features

Puertos digitales

- Registros GPIO ubicados sobre bus **AHB**, con acceso rápido.
- Acceso por **byte**, **half-word** y **word**.
- Escritura del puerto completo en una instrucción.
- Registros separados de `SET` y `CLR`.
- Acceso por **GPDMA**.
- Soporte de **bit-banding** del Cortex-M3.
- Control individual de dirección por bit.
- Luego del reset, las E/S arrancan como entrada con *pull-up*.

Nota técnica: bit-banding El bit-banding permite tratar cada bit de una región bit-bandable como una palabra alias independiente. En práctica, evita secuencias explícitas de *read-modify-write* para bits individuales. En GPIO sigue siendo natural preferir `FIOSET`/`FIOCLR` para salidas puntuales, pero el soporte de bit-banding simplifica accesos bit a bit sobre registros del periférico.

2.2.5. Aplicaciones

- Entrada/salida digital de propósito general.
- Manejo de LEDs e indicadores.
- Control de dispositivos externos.
- Sensado de entradas digitales.
- Salida paralela de datos sobre un puerto o parte del puerto.

2.2.6. Descripción de pines

Cuadro 31: Descripción de pines GPIO (Table 100)

Nombre del pin	**Tipo**	**Descripción**
`P0[30:0][1]`	Entrada/Salida	GPIO de propósito general. Compartidos con funciones alternativas; no todos estarán disponibles en cada aplicación.
`P1[31:0][2]`	Entrada/Salida	GPIO de propósito general. Compartidos con funciones alternativas; no todos estarán disponibles en cada aplicación.
`P2[13:0]`	Entrada/Salida	GPIO de propósito general.
`P3[26:25]`	Entrada/Salida	GPIO de propósito general.
`P4[29:28]`	Entrada/Salida	GPIO de propósito general.

- [**1**] `P0[14:12]` no disponibles.

- [**2**] `P1[2]`, `P1[3]`, `P1[7:5]`, `P1[13:11]` no disponibles.
- Algunos pines quedan condicionados por su función alternativa. En particular, los pines de `I2C0` son *open-drain* cualquiera sea la función seleccionada.

2.2.7. Descripción de registros

El bloque Fast GPIO implementa porciones de cinco puertos de 32 bits. Los registros `FIOx*` residen en `0x2009 C000` a `0x2009 C09C` sobre AHB.

Cuadro 32: Mapa de registros GPIO (registros locales accesibles por bus, funciones GPIO mejoradas)

Nombre	**Descripción**	**Acceso**	**Reset**	**Nombre de registro y dirección en PORTn**
`FIODIR`	Control de dirección por bit del puerto.	R/W	0	`FIO0DIR - 0x2009 C000`, `FIO1DIR - 0x2009 C020`, `FIO2DIR - 0x2009 C040`, `FIO3DIR - 0x2009 C060`, `FIO4DIR - 0x2009 C080`.
`FIOMASK`	Máscara del puerto. Las lecturas y escrituras por `FIOPIN`, `FIOSET` y `FIOCLR` solo afectan bits habilitados por ceros en esta máscara.	R/W	0	`FIO0MASK - 0x2009 C010`, `FIO1MASK - 0x2009 C030`, `FIO2MASK - 0x2009 C050`, `FIO3MASK - 0x2009 C070`, `FIO4MASK - 0x2009 C090`.
`FIOPIN`	Valor del pin usando `FIOMASK`. Puede leerse independientemente de la dirección o de la función digital alternativa; al escribir, aplica valores sobre bits no enmascarados.	R/W	0	`FIO0PIN - 0x2009 C014`, `FIO1PIN - 0x2009 C034`, `FIO2PIN - 0x2009 C054`, `FIO3PIN - 0x2009 C074`, `FIO4PIN - 0x2009 C094`.
`FIOSET`	Fuerza niveles altos en pines de salida no enmascarados. Escribir `1` seta; escribir `0` no altera.	R/W	0	`FIO0SET - 0x2009 C018`, `FIO1SET - 0x2009 C038`, `FIO2SET - 0x2009 C058`, `FIO3SET - 0x2009 C078`, `FIO4SET - 0x2009 C098`.

Nombre	Descripción	Acceso	Reset	Nombre de registro y dirección en PORTn
FIOCLR	Fuerza niveles bajos en pines de salida no enmascarados. Escribir 1 limpia; escribir 0 no altera.	WO	0	FIO0CLR - 0x2009 C01C, FIO1CLR - 0x2009 C03C, FIO2CLR - 0x2009 C05C, FIO3CLR - 0x2009 C07C, FIO4CLR - 0x2009 C09C.

GPIO port Direction register FIOxDIR

- Controla la dirección de los pines configurados como GPIO.
- 0: entrada.
- 1: salida.
- P0.29 y P0.30 comparten pad con USB_D+ y USB_D-.

Cuadro 33: Registro de dirección de puerto Fast GPIO FIO0DIR a FIO4DIR (Table 103)

Bit	Símbolo	Valor / Descripción	Reset
31:0	FIOxDIR	Bit 0 controla Px.0; bit 31 controla Px.31. 0: pin configurado como entrada. 1: pin configurado como salida.	0x0

Cuadro 34: Descripción de accesos por byte y half-word del registro de dirección Fast GPIO (Table 104)

Registro genérico	Descripción	Longitud / Acceso	Reset	Dirección en PORTn
FIOxDIR0	Control de dirección para Px.0 a Px.7.	8 / R/W	0x00	FIO0DIR0 - 0x2009 C000, FIO1DIR0 - 0x2009 C020, FIO2DIR0 - 0x2009 C040, FIO3DIR0 - 0x2009 C060, FIO4DIR0 - 0x2009 C080.

Registro genérico	**Descripción**	**Longitud / Acceso**	**Reset**	**Dirección en PORTn**
`FIOxDIR1`	Control de dirección para `Px.8` a `Px.15`.	8 / R/W	`0x00`	`FIO0DIR1` - `0x2009 C001`, `FIO1DIR1` - `0x2009 C021`, `FIO2DIR1` - `0x2009 C041`, `FIO3DIR1` - `0x2009 C061`, `FIO4DIR1` - `0x2009 C081`.
`FIOxDIR2`	Control de dirección para `Px.16` a `Px.23`.	8 / R/W	`0x00`	`FIO0DIR2` - `0x2009 C002`, `FIO1DIR2` - `0x2009 C022`, `FIO2DIR2` - `0x2009 C042`, `FIO3DIR2` - `0x2009 C062`, `FIO4DIR2` - `0x2009 C082`.
`FIOxDIR3`	Control de dirección para `Px.24` a `Px.31`.	8 / R/W	`0x00`	`FIO0DIR3` - `0x2009 C003`, `FIO1DIR3` - `0x2009 C023`, `FIO2DIR3` - `0x2009 C043`, `FIO3DIR3` - `0x2009 C063`, `FIO4DIR3` - `0x2009 C083`.
`FIOxDIRL`	Control de dirección para la mitad baja del puerto, `Px.0` a `Px.15`.	16 / R/W	`0x0000`	`FIO0DIRL` - `0x2009 C000`, `FIO1DIRL` - `0x2009 C020`, `FIO2DIRL` - `0x2009 C040`, `FIO3DIRL` - `0x2009 C060`, `FIO4DIRL` - `0x2009 C080`.

Registro genérico	Descripción	Longitud / Acceso	Reset	Dirección en PORTn
FIOxDIRH	Control de dirección para la mitad alta del puerto, Px.16 a Px.31.	16 / R/W	0x0000	FIO0DIRH - 0x2009 C002, FIO1DIRH - 0x2009 C022, FIO2DIRH - 0x2009 C042, FIO3DIRH - 0x2009 C062, FIO4DIRH - 0x2009 C082.

GPIO port output Set register FIOxSET

- Escribir 1 fuerza nivel alto sobre el pin de salida correspondiente.
- Escribir 0 no altera el estado actual.
- La operación queda condicionada por la máscara FIOxMASK.

Cuadro 35: Registro Fast GPIO de puesta en alto FIOxSET (Table 105)

Bit	Símbolo	Valor / Descripción	Reset
31:0	FIOxSET	Bit 0 controla Px.0; bit 31 controla Px.31. 0: salida sin cambios. 1: salida forzada a HIGH.	0x0

Cuadro 36: Descripción de accesos por byte y half-word del registro FIOxSET (Table 106)

Registro genérico	Descripción	Longitud / Acceso	Reset	Dirección en PORTn
FIOxSET0	Set de salida para Px.0 a Px.7.	8 / R/W	0x00	FIO0SET0 - 0x2009 C018, FIO1SET0 - 0x2009 C038, FIO2SET0 - 0x2009 C058, FIO3SET0 - 0x2009 C078, FIO4SET0 - 0x2009 C098.

Registro genérico	**Descripción**	**Longitud / Acceso**	**Reset**	**Dirección en PORTn**
`FIOxSET1`	Set de salida para `Px.8` a `Px.15`.	8 / R/W	`0x00`	`FIO0SET1` - `0x2009 C019`, `FIO1SET1` - `0x2009 C039`, `FIO2SET1` - `0x2009 C059`, `FIO3SET1` - `0x2009 C079`, `FIO4SET1` - `0x2009 C099`.
`FIOxSET2`	Set de salida para `Px.16` a `Px.23`.	8 / R/W	`0x00`	`FIO0SET2` - `0x2009 C01A`, `FIO1SET2` - `0x2009 C03A`, `FIO2SET2` - `0x2009 C05A`, `FIO3SET2` - `0x2009 C07A`, `FIO4SET2` - `0x2009 C09A`.
`FIOxSET3`	Set de salida para `Px.24` a `Px.31`.	8 / R/W	`0x00`	`FIO0SET3` - `0x2009 C01B`, `FIO1SET3` - `0x2009 C03B`, `FIO2SET3` - `0x2009 C05B`, `FIO3SET3` - `0x2009 C07B`, `FIO4SET3` - `0x2009 C09B`.
`FIOxSETL`	Set de salida para `Px.0` a `Px.15`.	16 / R/W	`0x0000`	`FIO0SETL` - `0x2009 C018`, `FIO1SETL` - `0x2009 C038`, `FIO2SETL` - `0x2009 C058`, `FIO3SETL` - `0x2009 C078`, `FIO4SETL` - `0x2009 C098`.

Registro genérico	Descripción	Longitud / Acceso	Reset	Dirección en PORTn
FIOxSETH	Set de salida para Px.16 a Px.31.	16 / R/W	0x0000	FIO0SETH - 0x2009 C01A, FIO1SETH - 0x2009 C03A, FIO2SETH - 0x2009 C05A, FIO3SETH - 0x2009 C07A, FIO4SETH - 0x2009 C09A.

GPIO port output Clear register FIOxCLR

- Escribir 1 fuerza nivel bajo sobre el pin de salida correspondiente.
- Escribir 0 no altera el estado actual.

Cuadro 37: Registro Fast GPIO de puesta en bajo FIOxCLR (Table 107)

Bit	Símbolo	Valor / Descripción	Reset
31:0	FIOxCLR	Bit 0 controla Px.0; bit 31 controla Px.31. 0: salida sin cambios. 1: salida forzada a LOW.	0x0

Cuadro 38: Descripción de accesos por byte y half-word del registro FIOxCLR (Table 108)

Registro genérico	Descripción	Longitud / Acceso	Reset	Dirección en PORTn
FIOxCLR0	Clear de salida para Px.0 a Px.7.	8 / R/W	0x00	FIO0CLR0 - 0x2009 C01C, FIO1CLR0 - 0x2009 C03C, FIO2CLR0 - 0x2009 C05C, FIO3CLR0 - 0x2009 C07C, FIO4CLR0 - 0x2009 C09C.

Registro genérico	Descripción	Longitud / Acceso	Reset	Dirección en PORTn
FIOxCLR1	Clear de salida para Px.8 a Px.15.	8 / R/W	0x00	FIO0CLR1 - 0x2009 C01D, FIO1CLR1 - 0x2009 C03D, FIO2CLR1 - 0x2009 C05D, FIO3CLR1 - 0x2009 C07D, FIO4CLR1 - 0x2009 C09D.
FIOxCLR2	Clear de salida para Px.16 a Px.23.	8 / R/W	0x00	FIO0CLR2 - 0x2009 C01E, FIO1CLR2 - 0x2009 C03E, FIO2CLR2 - 0x2009 C05E, FIO3CLR2 - 0x2009 C07E, FIO4CLR2 - 0x2009 C09E.
FIOxCLR3	Clear de salida para Px.24 a Px.31.	8 / R/W	0x00	FIO0CLR3 - 0x2009 C01F, FIO1CLR3 - 0x2009 C03F, FIO2CLR3 - 0x2009 C05F, FIO3CLR3 - 0x2009 C07F, FIO4CLR3 - 0x2009 C09F.
FIOxCLRL	Clear de salida para Px.0 a Px.15.	16 / R/W	0x0000	FIO0CLRL - 0x2009 C01C, FIO1CLRL - 0x2009 C03C, FIO2CLRL - 0x2009 C05C, FIO3CLRL - 0x2009 C07C, FIO4CLRL - 0x2009 C09C.

Registro genérico	Descripción	Longitud / Acceso	Reset	Dirección en PORTn
FIOxCLRH	Clear de salida para Px.16 a Px.31.	16 / R/W	0x0000	FIO0CLRH - 0x2009 C01E, FIO1CLRH - 0x2009 C03E, FIO2CLRH - 0x2009 C05E, FIO3CLRH - 0x2009 C07E, FIO4CLRH - 0x2009 C09E.

GPIO port Pin value register FIOxPIN

- Si el pin es entrada, FIOPIN permite leer el estado lógico del pin.
- Si el pin es salida, escribir en FIOPIN permite cargar directamente un valor sobre el puerto.
- Si se lee FIOPIN, los bits enmascarados con 1 en FIOMASK retornan 0.

Cuadro 39: Registro de valor de pin Fast GPIO FIOxPIN (Table 109)

Bit	Símbolo	Valor / Descripción	Reset
31:0	FIOxPIN	Bit 0 controla Px.0; bit 31 controla Px.31. Lee el valor del pin y al escribir aplica el valor sobre los bits no enmascarados.	0x0

Cuadro 40: Descripción de accesos por byte y half-word del registro FIOxPIN (Table 110)

Registro genérico	Descripción	Longitud / Acceso	Reset	Dirección en PORTn
FIOxPIN0	Valor de pin para Px.0 a Px.7.	8 / R/W	0x00	FIO0PIN0 - 0x2009 C014, FIO1PIN0 - 0x2009 C034, FIO2PIN0 - 0x2009 C054, FIO3PIN0 - 0x2009 C074, FIO4PIN0 - 0x2009 C094.

Registro genérico	**Descripción**	**Longitud / Acceso**	**Reset**	**Dirección en PORTn**
`FIOxPIN1`	Valor de pin para `Px.8` a `Px.15`.	8 / R/W	`0x00`	`FIO0PIN1` - `0x2009 C015`, `FIO1PIN1` - `0x2009 C035`, `FIO2PIN1` - `0x2009 C055`, `FIO3PIN1` - `0x2009 C075`, `FIO4PIN1` - `0x2009 C095`.
`FIOxPIN2`	Valor de pin para `Px.16` a `Px.23`.	8 / R/W	`0x00`	`FIO0PIN2` - `0x2009 C016`, `FIO1PIN2` - `0x2009 C036`, `FIO2PIN2` - `0x2009 C056`, `FIO3PIN2` - `0x2009 C076`, `FIO4PIN2` - `0x2009 C096`.
`FIOxPIN3`	Valor de pin para `Px.24` a `Px.31`.	8 / R/W	`0x00`	`FIO0PIN3` - `0x2009 C017`, `FIO1PIN3` - `0x2009 C037`, `FIO2PIN3` - `0x2009 C057`, `FIO3PIN3` - `0x2009 C077`, `FIO4PIN3` - `0x2009 C097`.
`FIOxPINL`	Valor de pin para `Px.0` a `Px.15`.	16 / R/W	`0x0000`	`FIO0PINL` - `0x2009 C014`, `FIO1PINL` - `0x2009 C034`, `FIO2PINL` - `0x2009 C054`, `FIO3PINL` - `0x2009 C074`, `FIO4PINL` - `0x2009 C094`.

Registro genérico	Descripción	Longitud / Acceso	Reset	Dirección en PORTn
FIOxPINH	Valor de pin para Px.16 a Px.31.	16 / R/W	0x0000	FIO0PINH - 0x2009 C016, FIO1PINH - 0x2009 C036, FIO2PINH - 0x2009 C056, FIO3PINH - 0x2009 C076, FIO4PINH - 0x2009 C096.

Fast GPIO port Mask register FIOxMASK

- Un 0 en la máscara permite que el pin sea afectado por FIOPIN, FIOSET y FIOCLR.
- Un 1 en la máscara aísla ese bit del puerto.
- Esto permite modificar subconjuntos del puerto sin tocar el resto.

Cuadro 41: Registro de máscara Fast GPIO FIOxMASK (Table 111)

Bit	Símbolo	Valor / Descripción	Reset
31:0	FIOMASK	Bit 0 controla Px.0; bit 31 controla Px.31. 0: el pin puede ser afectado. 1: el pin queda enmascarado.	0x0

Cuadro 42: Descripción de accesos por byte y half-word del registro FIOMASK (Table 112)

Registro genérico	Descripción	Longitud / Acceso	Reset	Dirección en PORTn
FIOMASK0	Máscara para Px.0 a Px.7.	8 / R/W	0x00	FIO0MASK0 - 0x2009 C010, FIO1MASK0 - 0x2009 C030, FIO2MASK0 - 0x2009 C050, FIO3MASK0 - 0x2009 C070, FIO4MASK0 - 0x2009 C090.

Registro genérico	Descripción	Longitud / Acceso	Reset	Dirección en PORTn
FIOMASK1	Máscara para Px.8 a Px.15.	8 / R/W	0x00	FIO0MASK1 - 0x2009 C011, FIO1MASK1 - 0x2009 C031, FIO2MASK1 - 0x2009 C051, FIO3MASK1 - 0x2009 C071, FIO4MASK1 - 0x2009 C091.
FIOMASK2	Máscara para Px.16 a Px.23.	8 / R/W	0x00	FIO0MASK2 - 0x2009 C012, FIO1MASK2 - 0x2009 C032, FIO2MASK2 - 0x2009 C052, FIO3MASK2 - 0x2009 C072, FIO4MASK2 - 0x2009 C092.
FIOMASK3	Máscara para Px.24 a Px.31.	8 / R/W	0x00	FIO0MASK3 - 0x2009 C013, FIO1MASK3 - 0x2009 C033, FIO2MASK3 - 0x2009 C053, FIO3MASK3 - 0x2009 C073, FIO4MASK3 - 0x2009 C093.
FIOMASKL	Máscara para Px.0 a Px.15.	16 / R/W	0x0000	FIO0MASKL - 0x2009 C010, FIO1MASKL - 0x2009 C030, FIO2MASKL - 0x2009 C050, FIO3MASKL - 0x2009 C070, FIO4MASKL - 0x2009 C090.

Registro genérico	Descripción	Longitud / Acceso	Reset	Dirección en PORTn
FIOMASKH	Máscara para Px.16 a Px.31.	16 / R/W	0x0000	FIO0MASKH - 0x2009 C012, FIO1MASKH - 0x2009 C032, FIO2MASKH - 0x2009 C052, FIO3MASKH - 0x2009 C072, FIO4MASKH - 0x2009 C092.

2.2.8. Uso practico

- **FIOSET/FIOCLR:** convienen cuando se quiere cambiar uno o pocos bits sin alterar el resto.
- **FIOPIN:** conviene cuando se desea cargar un valor completo de puerto o media palabra.
- **FIOMASK:** conviene cuando hace falta escribir sobre un subconjunto del puerto preservando los demás bits.